Intertace

0 0 3



オリジナルアーキテクチャのパソコンを作ろう!

39 作りながら学ぶコンピュータシステム技術

Learning computer system technology through creation

プロローグ 実際に動くと感動ものだよ! おもしろいことやろうぜ!

これがオリジナル仕様コンピュータシステムだ! 40

Prologue This is the computer system with the original spec! Masami Ikura

第1章 64ビット/MPXバスモード/クロック66MHzで動作させる

SH-4用ローカルバスコントローラの設計/製作

Chapter 1 Design and creation of the SH-4 local bus controller Masami Ikura

第2章 メインメモリとしてSDRAM SO-DIMMを実装する

SDRAMコントローラの設計/製作

井倉将実

Chapter 2 Design and creation of an SDRAM controller Masami Ikura

第3章 入出力機能拡張はすべてPCIバス上に実装する

PCIホストコントローラの設計/製作

Chapter 3 Design and creation of a PCI host controller Masami Ikura

第4章 VGA解像度で32ビットフルカラーのフレームバッファ

グラフィックスボードの設計/製作

Chapter 4 Design and creation of a graphics board Masami Ikura

第5章 M16CマイコンとPCIデバイスでキーコードを変換する

PS/2キーボード&マウスインターフェースの設計/製作

山武一朗/藤が丘勝信

Chapter 5 Design and creation of a PS/2 keyboard & mouse interface Ichiro Yamatake/Masanobu Fujigaoka

第6章 もっとも基本的なPIO転送に対応したATAインターフェース

ATAインターフェースの設計/製作 113

山武一朗

Chapter 6 Design and creation of an ATA interface Ichiro Yamatake

エピローグ まだ足りない! まだまだこれから!

今後の展開と基板入手方法 126

Epilogue How to obtain the board and following development Masami Ikura



組み込みLinuxを使ったシステム設計の勘所

監修:日本エンベデッド リナックス コンソーシアム



A separate booklet appended to a magazine

The vital point of system design by Embedded Linux Japan Embedded Linux Consortium

Interface Jan. 2003

Interface

話題のテクノロジ解説

フリーソフトウェア徹底活用講座(第5回)

127 続·C言語をコンパイルする際に指定するオプション

A sequel - Options specified when compiling C language

プロセッサコア「Xtensa」によるソフトウェア主体の設計手法(後編)

169 コンフィギュラブルプロセッサ [Xtensa] を使ったFIRフィルタの高速化

Acceleration of the FIR filter using a configurable processor "Xtensa"

岸 哲夫 Tetsuo Kishi

永峰 譲 Jo Nagamine

ショウレポート&コラム

国内最大のエレクトロニクス総合展

13 CEATEC JAPAN 2002

CEATEC JAPAN 2002

北村俊之 Toshiyuki Kitamura

移り気な情報工学(第30回)

17 自分自身を語るオブジェクト指向「物」

Object oriented things which speak of themselves

山本 強 Tsuyoshi Yamamoto

フジワラヒロタツの現場検証(第66回)

19 歳を重ねるということ

What is means to age

Hirotatsu Fujiwara

ハッカーの常識的見聞録(第25回)

168 ヘッドホンでも5.1chバーチャルサウンドをコードレスで楽しもう

Let's enjoy 5.1ch virtual sound with headphones

広畑由紀夫 Yukio Hirohata

シニアエンジニアの技術草子(弐拾参之段)

184 三文の得

旭 征佑 Shousuke Asahi

A 3-penny profit

Engineering Life in Silicon Valley (対談編)

186 インターネットバブルの前と後の比較

Comparing before and after the internet bubble H.Tony Chin

IPパケットの隙間から(第51回)

194 悪徳商法、なぜなくならない?

Why illegal business practices don't disappear

祐安重夫 Shigeo Sukeyasu

一般解説&連載

組み込みプログラミングノウハウ入門(第8回)

140 アクティブオブジェクトモデリングのはなし

A story on active object modelling

藤倉俊幸

Toshiyuki Fujikura

開発技術者のためのアセンブラ入門(第14回)

150 CPUのデータ転送 (その2)
Transfer instruction of CPU data (part2)

大貫広幸

Hiroyuki Oonuki

組み込みシステム開発にデザインパターンを利用する

156 オブジェクト指向を使ったリアルタイム信号計測システムの開発

Development of a realtime signal measurement system using object oriented method

酒井由夫/松沢 航

Yoshio Sakai/Wataru Matsuzawa

■情報のページ …………

15 Show & News Digest

188 NEW PRODUCTS

195 海外・国内イベント/セミナー情報

196 読者の広場

198 次号のお知らせ

連載「開発環境探訪」「やり直しのための信号数学」は、お休みさせていただきます。

国内最大のエレクトロニクス総合展

CEATEC JAPAN 2002

北村俊之

「ブロードバンドの先に,次が見える.」をテーマに「CEATEC JAPAN 2002」が10月1日(火) ~ 5 日(土)の5日間,日本コンベンションセンターで開催された.主催は情報通信ネットワーク産業協会(CIAJ),(社)電子情



〔写真1〕会場のようす

報技術産業協会(JEITA),(社)日本パーソナルコンピュータソフトウェア協会(JPSA)である。CEATEC JAPANとしては今年で第3回目となる本展示会は、通信、情報、映像分野の最先端技術、製品、サービスが一堂に会した、業界をあげてのアジア最大級の複合展示会となっている。最終的な延べ来場者数も173,021人となっている。

例年どおり非常に大規模な開催となっており、全体が「電子部品・デバイス&装置」「ビジネス・ソリューション」「ネットワーク・ソサエティ」「ホーム&パーソナル」の四つのパートに分けられていた(**写真 1**).

電子部品・デバイス&装置

日立製作所は、「携帯電話を加速する」をテーマに、携帯電話向けアプリケーションプロセッサ「SH-Mobile」フラッシュマイコン「F-ZTAT」シリーズ、モバイル/ネットワークやカーエレクトロニクスなどの各種ソリューション、フラッシュカード、汎用半導体などの製



〔写真 2〕SH-Mobile を使 用した指紋認証 システム

品を展示していた(写真 2). ミツミ電機は、マルチファンクションタクティールスイッチ [SOQ Series]、光コネクタ [MC-901/903/918]、Bluetooth モジュール [WML-C09/C10/C11]を中心に展示を行った。 [WML-C09/C10/C11]は、Bluetooth Class 1/Class 2 に対応し、UART/USB/PCM をインターフェースにもつことで、幅広いアプリケーションを実現するとのことである。



(写真 3) シャープの 3D 液 晶ディスプレイ


シャープは、ディスプレイ、ネットワーク、システムの各種ソリューションデバイスの提案を行っており、3D液晶ディスプレイや独自の無線、光技術を使用した製品に来場者の注目が集まっていた(写真3)、ナショナルセミコンダクタージャパンは、"Powering

Innovation"をテーマに、「パワーIC」「映像の世界」「音声の世界」「コミュニケーション」の各コーナーで最新半導体/半導体技術のほか、同社製品を採用した各社製品の紹介デモを行っていた。

• ビジネス・ソリューション

ナカヨ通信機は、無線 LAN 画像伝送システム、高速 100Mbps 光無線システム、次世代 IP ビジネスホンを中心に展示を行っており、IEEE02.11 技術を用いたワイヤレス動画像伝送システムや次世代型の IP ビジネスホンは、来場者の関心も高いとのことであった(写真 4).

NEC は、CPU、LSI、メモリ、集積回路、サーバからインターネット関連、ビジネス関連アプリケーション、IMT-2000、プロードバン





ドなどの各種ネットワークサービス,さらに携帯電話、PHS などの各種通信サービスなど幅広い展示を行っていた。沖電気工業は、CTIシステム、インターネット/イントラネット関連機器、VODサーバなどの製品を展示しており、とくにIP電話サービスブラットホーム、VoIP評価/検証ソリューションは、IP電話への関心の高まりとともに注目度も上がっているという。また、CTstage 4i は、プラットホームに Microsoft.NET を採用し、インターネットと親和性の高いSIPやIPv6 に対応、通信系と情報系システムを統合する高付加価値ネットワークインフラを実現するという。

ネットワーク・ソサエティ

NTTドコモは、FOMAの最新端末「FOMA T2101V」やPDA 一体型タイプの「FOMA SH2101V」などの展示を行っており、来場者の高い関心を集めていた。またユビキタス社会の実現に向けた、さまざまなモバイル技術を活用した取り組み事例を紹介していた(写真5).



〔写真 5〕FOMA・ペット 型ロボットコラ ボレーションシ ステム(参考出品)



〔写真6〕東芝の GENIO e550G

KDDIは、位置情報提供サービス [KDDI GPS MAP]が注目を集めていた。このサービスは、携帯電話とパソコンだけでGPS位置情報サービスが利用できるというもので、同社のセンタープッシュ機能を採用することで、センター側からのリアルタイムな位置検索が可能であるという。

東芝は、FOMA、au、TU-KA対応の携帯電話各機種のほか、PDAである「GENIO e」などモバイル端末に人気が集中していた。とくにPDAでありながら、4.0型の液晶画面を搭載し、Intel PXA250-400MHz アプリケーションプロセッサを搭載した「GENIO e550

G|に力を入れているとのことであった(写真6).

三菱電機は、日本最小級のサイズを実現したETC「EP-400」シリーズの展示を行っており、同製品は小型で外付けスピーカ、車内の好きな場所に置けるのが特徴だという。J-PHONE対応の「J-D06」はモバイルカメラ、日本語変換ソフト、着信相手を画像で知らせる、3Dポリゴンエンジンなど多彩な機能を搭載した製品である。

ホーム&パーソナル

パイオニアでは、高品位ディジタル信号を高速、高精度に伝送可能なディジタルインターフェース [i.LINK]を搭載したマルチチャネルプリメインアンプ [VSA-AX10i-N] および DVD オーディオ/ビデオSACD プレーヤ [DV-S858Ai]の展示を行っていた。この i.LINK 規格の端子をもつ機器同士であれば、DVD オーディオや SACD などの高音質ソースをダイレクトに伝送することができる。

ソニー/ソニーマーケティングは、地上波からデジタルハイビジョン放送まで、さまざまな映像信号を、ブラウン管、PDP、液晶などすべての映像表示デバイスにおいて高画質映像を実現する新開発の

統合デジタル高画質システム「ベガエンジン」を搭載した"ベガ"4シリーズ計9機種やau対応の携帯電話の着せ替えカバーなどを展示していた、メモリースティックが搭載できる「ミュージックチョロQ」(タカラ)など、遊び感覚にあふれた展示も多く見られた(写真7).



〔写真 7〕タカラのミュー ジックチョロ **Q**

Interface Jan. 2003

S h o w & N e w s D i g e s t

WPC EXPO 2002

- 日時: 2002年10月16日(水)~19日(土)
- ■場所:東京ビッグサイト(東京都江東区)

ブロードバンド時代――ユビキタス・ネット社会を拓く――と題して、パソコンをはじめとしたコンシューマ機器の展示会が開催された。国内最大規模の展示会ということもあり、来場者は363.590人に達した。

今回のWPC EXPOでもっとも目についたのはTablet PCである。キーボードレスで液晶ディスプレイを搭載し、持ち運びが可能なペン入力PCで、マイクロソフトのWindows XP Tablet PC Editionをはじめとして、各社のTablet PC製品が展示され、来場者の大きな注目を集めていた。

もう一つのキーワードは「ホームサーバ」だった。東芝の「ワイヤレスホームメディアステーションTransCube」はプロードバンドルータ、無線LAN、ハードディスクビデオレコーダを統合化したソリューションである。一家

に一台のホームサーバ時代の到来を感じさせる製品である.

 ${\sf IBM}$ では,同社のノート ${\sf PC}$, ${\sf ThinkPad}$ シリーズの ${\sf 10}$ 周年を記念し,歴代モデルを展示していたほか,記念モデルの予約受け付けなども行っていた

そのほかにはソニーテクトロニクスから社名変更した日本テクトロニクスのBluetoothプロトコルアナライザBPA1.05型が展示されていた。従

来製品と比較してトリガ機能が強化 され、指定のイベントやトランザク ションだけをとらえ、記録・表示が 可能になった。



IBMの歴代ThinkPadの展示



東芝のTransCube

日本テクトロニクスの Bluetoothプロトコル

アナライザ





マイクロソフトのブース

Tablet PCの展示

FSIJ国際シンポジウム

- ■日時:2002年10月22日(火)~23日(水)
- ■場所:日本教育会館(東京都千代田区)

7月に発足したNPO, フリーソフトウェアイニシアティブ(FSIJ)による 国際シンポジウムが開催された。開催されたセッションは「中国におけるフ リーソフトウェア」、「Free Standard Groupセッション」、「Debianセッ ション」、「ヨーロッパにおけるフリーソフトウェア」、「ヨーロッパ、アジ アにおけるフリーソフトウェア」など、

Martin Michlmayr氏によるDebianソフトウェアの品質管理に関するセッションでは、世界各地に点在するメンテナの動向を把握する必要性と、

そのためのデータベース作りなどについて語られた。Neal H. Walfield氏によるGNU Hurdセッションは,GNU Projectで開発が行われているOS

であるGNU Hurdについて、従来のOSと比較して 速度は劣るものの、マルチサーバアーキテクチャによりセキュリティが強 化されることなどが解説 された、





ARM, Derek Morris氏への RealViewに関するインタビュー

■日時:2002年10月21日(月)

ARMのDevelopment Systems General ManagerであるDerek Morris氏に、同社の新製品RealViewに関してインタビューを行った。

編 まず、RealViewについて簡単に説明してほしい.

Morris RealViewはARM向けのデバッガだ、ARM11をサポートしているほか、マルチコア混合アーキテクチャーを数のARMコア、複数のDSPコアのデバッグが同時に行える。複数のコアに対してSTOP/RUN/STEPが可能だ

編 複数コアを用いた開発が増えているのか?

M 2000年の調査では、デザイン数ベースで、複数のARMコアを用いた

デザインが2%, ARM+DSPが8%, ARM+コプロセッサが9%という統計がある。また、次のデザインでは、64%が複数コアを用いた設計を行うという。

編 RealViewの製品構成について教えてほしい.

M RealViewはコード生成ツール(RV-CT), RealViewデバッガ(RVD), RealView ICE (RVI)などの単体売りを行う. 顧客は必要なものだけを購入することができ、選択の幅が広がったことも特徴だ.



Derek Morris氏

Interface Jan. 2003

移り気な情報工学30



山本 強

最近のソフトウェア開発のスタイルといえば、オブジェクト指向である。オブジェクト指向の優れたところはたくさんあるのだが、基本となるのは「オブジェクト」という単位であり、そしてそれが何であるかを自らが知っている、知ることができるということではないかと思う。

元祖オブジェクト指向言語である Smalltalk は、言語仕様がオブジェクト指向的であるということがもちろん重要な要素なのだが、開発環境として個々のオブジェクトの機能や定義を簡単に参照できる仕掛けが含まれていることにも大きな意味がある。今では、ほとんどの人がインターネット用語だと思っているブラウザ (Browser) も、もともとは Smalltalk のオブジェクト閲覧ソフトウェアの名称だったのである

そこで今回は、ソフトウェア設計にこれだけ大きな影響を与えたオブジェクト指向を、もっと他の分野にも適用できるのではないかと考えてみた。もっとも、それは自然な考え方ではあるが、

自分を語る「物」

最近になって製造責任者や産地証明といった「物」に対する説明責任が高度に求められるようになっている。すなわち、工業製品や農作物について、それがどのようにして作られたものなのかを消費者が知る権利が確立しつつある。今のところ、消費者側の欲求は生産者や流通業者に対して嘘をつくなという精神論的な要求なのだが、いずれ技術的な証明が求められるようになるであろう。

こんな話もある. 携帯電話を買うとマニュアルが何冊もついてくる. 携帯電話の本体は 100g もないのに、その数倍もある分厚いマニュアルが何冊も付いてくる. ほとんど読まれないと思うが、それが必要になったときにはどこかに片付けられているか、捨てられてしまって見当たらないということが多い.

最近のIT 家電製品は、どれも似たような状況になっている。かつて、OA ブームで盛り上がったとき、オフィスから紙が消えるとまことしやかにいわれたが、実際には紙の消費量が爆発的に増加したという経験がある。形は違っても、今また同じことを繰り返しているように見えるのは筆者だけではないと思う。

また、ITを生業とする人にとっても、ハードウェアとデバイスドライバの分離というやっかいな問題がある。ハードがあってもデバイスドライバがなければ使えないのに、OSはアップデートされてもデバイスドライバはないということが多い。プラグ&プレイは製品の情報まで語ってくれるのだが、デバイスドライバへのアクセスバスまでは語ってくれないからはがゆい。こういう問題は、「物」が自分をしっかりと語るしくみをもってくれれば解決する。

バーコードから始まる「物」のオブジェクト指向化

工業製品のほとんどにバーコードが印刷されるようになって久しい

が、バーコードも拡大解釈すると「物」のオブジェクト指向化ツールと考えることができる。製品がインスタンスであり、それを生み出す製造ラインや規格がクラスとなる。バーコードは製造工場と製品規格へのポインタであり、それが数値としてバーコードにコーディングされていると考えることができる。今のところ、それを見るためのブラウザが消費者に提供されていないので、オブジェクト指向のメリットが見えないのである。

また、バーコードもどんどん進化している。2次元バーコード(QRコード)による大容量化や、JRのSuicaに採用されているRFID(無線タグ)による非接触化などがすでに実用化されている。印刷型はリードオンリーだが、RAMを内蔵した書き換え可能なタグも低価格化している。そして、その先にあるのが、スマートダストと呼ばれる超小型無線LSIタグであろう。スマートダストというコンセプトは、それこそ印刷インキに混入できるレベルまで微小化した書き換え可能なタグである

「物」が自分を語るしくみ

バーコードが製造規格へのポインタであると考えると、ポインタの 先を見えるようにするのが「物」のオブジェクト指向化の第一歩であ る. ネットワークが遍在化した今なら、クラス情報をネットワーク経 由でアクセスするのがいちばん簡単である。幸い、日本は世界に誇れ る移動体通信インフラをもっている。農作物は工業製品ではないが、 生産者情報や生育過程がクラス情報となる。これは、書き換え可能タ グとネットワークを経由した情報提供が実現できることになる。

さらに、タグの大容量化と標準化という作戦もある. CD-ROM 並みの情報が入るタグができるなら、クラス情報をすべて入れてしまうことができる。すなわち、仕様やマニュアル、基本ドライバなどはタグにすべて刷り込まれているという状況である。

そこで問題になるのが、ドキュメント構造とブラウザの標準化である。これが実現できれば、一家に一台のマニュアルリーダがあればどんな「物」であっても、そのマニュアルが読めるようになる。そうなれば、今度こそ紙とプラスチックの消費量が減少するのは間違いないのではないだろうか。

* * *

「ユビキタス」が流行語になっているが、思想のレベルで何が変わるのかという説明が明確ではないように見える。ちょっと便利になるという程度の説明では、インターネット冷蔵庫は売れない。すべての製品がオブジェクト指向でいう「物」になるというのが、ユビキタス社会の実現イメージかもしれない。

やまもと・つよし

北海道大学大学院工学研究科電子情報工学専攻 計算機情報通信工学講座 超集積計算システム工学分野



フジワラヒロタツの現場検証(66)

歳を重ねるということ

パタパタと仕事に追われているうちに夏も過ぎ、おや秋の気配と思っているうちに、もう初冬を思わせる寒さに身を震わせていたりします。筆者の会社は古いビルに入っていて、空調は真夏と真冬にしか効かないので、会社に居ながら季節感を感じることが容易という利点があります。たぶん、もう少しちゃんとしたオフィスビルに入ってらっしゃる方には、季節の移ろいはなかなか感じにくいものではないでしょうか。大きいビルは、人工都市みたいなものですし。

もっとも、古くても新しくてもどちらも蛍光灯の下、ずっと 人工光で暮らしていれば同じかもしれませんね。筆者も季節感 を感じやすいビルなどといいつつ、ディスプレイに光が映り込 まないように朝からブラインドをおろして仕事をしています。

まあ、季節や昼夜を考えずに働いていても、自ずと歳はとるものですね。かつて読んだノンフィクションに「コンピュータ新人類の研究」という本があって、「こりゃまるで俺のことが書いてある!」などと感じた、いわゆる第1期マイコン少年の筆者も、とうとう不惑の年になってしまいました。

で、年をとって感じるのは、若い頃にくらべて、ずいぶん自 分がいいかげんになったという感慨です。

良い意味でも悪い意味でもアバウトになってきて、以前は胃が痛くなったような仕事でも、それほど気に病まずにこなせるようになりました。もともと筆者はあまり緻密なアタマをもってはいないと自覚しているのですが、その割に神経質なところがあって、それがこのプログラマという商売にとってはうまく働

いているようでした. けれども神経質というのは両刃の刃で,スケジュールの遅れや,自分ではどうしようもない不確定要因に,つい再帰呼び出しのように考えてしまい,すぐスタックオーバフローならぬ,潰瘍を悪くしてしまうのでした.

しかし! ふと気づくといつの間にやら、考えてもどうしようもないことを考えないようになり、それにともない、潰瘍もいつの間にか、それほど痛まなくなりました.

さらに、年をとると現場の技術にも疎くなります。まだまだ枯れてはいないつもりですが、すべての分野をカバーするがむしゃらな気力はありませんから、若いモノに任せます。ところがそれが暗礁に乗り上げ、連日の残業々々です。サア、以前なら一緒になってコードを追ったりしたものですが、さっぱりわからない分野のこと、「がんばって」と声をかけることくらいしかできません。

ハハア, これだな、と思いました。自分はその分野で役に立たないと割り切っていますから、とても気が楽なのです。いままで自分が苦しんでいるときに声をかけてくれた管理職の上司の気持ちってこうだったんですね。

何にでも首を突っ込んでパタパタしなくなってきたのは、歳 を重ねて賢くなったというより、体力がなくなって根気が続か なくなったからなのかもしれませんが、なかなかいいことなのか もしれません。

藤原弘達 (株)JFP デバイスドライバエンジニア,漫画家

Interface Jan. 2003

特集


オリジナルアーキテクチャのパソコンを作ろう!

作りながら学ぶ コンピュータシステム 技術

PC/AT 互換機の CPU がまだ 386 だった頃は、マザーボードにも 74TTL がよく使われていた。しかし現在では高速化/高機能化が進み、あらゆる機能が SuperI/O などのチップセットに集積されるようになっている。そのためバスやインターフェースの基礎技術を学習/体験しようにも、機能が LSI の中に入ってしまっていて、その動きを見ることが困難になっている。

また、組み込み向け CPU においても、SDRAM コントローラや PCI バスコントローラが内蔵され、 リファレンスマニュアルどおりにピンを接続してレジスタを初期化するだけで、動作原理を理解しなく ても動くシステムができてしまう。これでは、本当の意味で PCI や SDRAM を理解することはできない。 そこで本特集では、コンピュータシステムを構成する各種要素技術を、実際に試しながら実践して 学べるよう、FPGA により各種ハードウェアを実現していく。

ホスト CPU には SH-4 を採用し、ローカルバスを FPGA に直結する。メインメモリとしては SDRAM コントローラを、I/O 拡張インターフェースとしては PCI ホストコントローラを設計する。そして PCI バス上に、グラフィックス表示。キーボード&マウス入力、ストレージインターフェースを実現する。



プロローグ

実際に動くと感動ものだよ! おもしろいことやろうぜ!

これがオリジナル仕様コンピュータシステムだ!

原案: 井倉将実



コトの始まり…

• わかっていないヤツが多いゾ!

某日某所、某居酒屋にて---

筆者(以下"筆"):「いやぁ~昨日の客先には参ったよ......」

編集者(以下"編"):「何かあったんですか?」

筆:「某社の組み込み CPU を採用したボードなんだけど、メモリテストで落ちるからハードが悪いのじゃないか!って言われて、現場行ってみたら、相手のソフト屋が『なんか治ったみたいです』だって|

編:「手間がかからなくてよかったじゃないですか」

筆:「それはいいんだけどさぁ~、原因とか聞いたら、SDRAM コントローラの設定パラメータなんだけど、設定値を2から3にしたらメモリチェックプログラムが落ちなくなったので、それで使っています……だって、そのパラメータの変更が、何を意味するのがちゃんと理解してんのか? おまえ本当にわかってんのか!と小一時間問い詰めたい……」

編:「最近の組み込み CPU のバスコントローラは使いやすくなってるから、よくわからなくても使えちゃうってことですか、デバイスメーカーのアプリケーションマニュアルのとおりに CPU

[写真 1] ヘネシー&パターソン コンピュータ・アーキテクチャ (富田眞治/村上和彰/新實治男訳,日経 BP 社)



とメモリを接続して、バスコントローラのレジスタを適当にセットすると、 $PC100^{\pm 1}$ の SDRAM でもなんとなく動いちゃう。 けど、SDRAM を本当に理解して使ってるかどうかは、はなはだ怪しい……」

筆:「たしかに、開発期間がどんどん短くなっているので、でき あいの設計リソースを使う必要性は認めますよ、でも技術者と して、ホントにそれでいいのかなと常々思います」

編:「現状ではなかなか難しいかもしれませんが、技術をきちん と理解して使ってほしいですね」

筆:「難しくないよぉ~. PCI なんて簡単だよ. SDRAM くらい 扱えなくてどうする. できない技術者は看板たたんでファミレスでバイトでもしていろって!!

編:「それはファミレスのバイトの方に失礼な. せめて大学戻っ て出直して来いとか......」

筆:「今の大学って、SDRAMとかちゃんと教えているのかな?」

● より実践的なコンピュータシステム学習教材

編:「SDRAM ではないですが、以前 Interface 誌で CPU の設計 記事を連載で掲載したのですが、そのときの先生が『米国の学生 は CPU も設計してるぞ!』と、学生にハッパをかけられたのを 思い出しますね|

筆:「理系離れが叫ばれている今,日本で CPU を設計できる学生が何人いるかな?」

編:「そうなんですよ」せめてあのぶ厚い"へネパタ本 ^{注2}くらい は読んでほしいけど,はたして読むか?」(**写真 1**)

筆:「寝てしまうな……」

編:「なので、アカデミックでハイソ(?)な話は大御所におまかせして、こっちは実践しながらもっと楽しんで学べるような、書籍とか教材とかキットを実現したいなぁ~と思ってるんですよ」

筆:「キットねぇ~」

編:「本当のところをいえば CPU から設計したいんですが......」

筆:「いきなりそれやりますか……」

編:「いや以前, DWM(デザインウェーブマガジン)で CPU設計の特集をやりましたが, いざ使おうとすると, やっぱりソフトウェア開発ツールが問題になると思うんですよ. C++ 対応とまでいわないまでも, Cコンパイラは欲しい. そしてデバッガ

注 1: PC100: SDRAM モジュール (DIMM) の規格名称で、クロック 100MHz 動作対応のもの.

注2:ヘネパタ本:「ヘネシー&パターソン コンピュータ・アーキテクチャ」の俗称.

これがオリジナル仕様コンピュータシステムだ!

も、そこまで用意するのは相当たいへんだと思うんですよ」

筆:「でも、いずれは CPU も設計したいね......」

編:「自分で FPGA $^{\pm 3}$ で作った CPU、キャッシュ、メインメモリコントローラ、PCI バスコントローラでシステムが起動したら、感動ものだと思うんですよぉ~」

● 要素技術は書いてきたので......

編:「で, ひとまず CPU はおいといて……足まわりといえば, 今までいろんな記事を書いていただきましたねぇ~」

筆:「いっぱい書かされた.....」

編:〔されたって......(汗)〕「PCI ターゲットから始まって, PowerPCに SDRAM つないだり, PCI バス上に DIMM を接続 して大容量 RAM カードを作ったり......」

筆:「SH-4の PCI ブリッジや IDE インターフェース, PC カードインターフェース 4作ったなぁ~」

編:「グラフィックスカードは、ハードそのものの解説記事はま だ載せてなかったですね」

筆: 「そうね、まだ書いてないねぇ~」

編:「……ふと思ったんですが、いままでのノウハウを集大成して、キーボードまで付けたら、パソコン作れますよね……」

筆: (* キラ〜ン "と目が光る!) 「作る? でも、その昔によく載ってた、 $74TTL^{\pm 4}$ とせいぜい $GAL^{\pm 5}$ を並べたくらいの、マイコンに毛が生えた程度のシステムじゃないんでしょ? |

編:「もちろん.今のパソコンと比較しても遜色ない,現役でも使われているバスやインターフェースをそのまま採用したいんですよ! |

筆:「SDRAM とか PCI とか?」

編:「そうです。ローカルバスはクロック 100MHz以上でバス幅 64 ビット,PCI バス上に各種インターフェース,ストレージは IDE、ハイレゾ $^{\pm 6}$ も映る画面にキーボードとマウス!」

筆:「それはたしかにパソコンだな……」

• 使える部品は使ってしまえ

編:「ただし現実問題, たとえば HDD を一から作るか…というとそれは無理なんで, HDD とかキーボードとか, そういうのは入手性の良い市販品/標準品を採用すればいいと思うんですよ」

筆:「つまり秋葉で棄てるほど売られている、メモリモジュールとか HDD とか CD-ROM ドライブとかキーボードとか筐体とか、使える部品はそのまま使って、マザーボード部分を作るってこと?」

編:「そうです! で、やるならATアーキテクチャみたいな酷い(!?)ものはダメですよ、となると必然的にSuperI/Oチップセットとかは使用禁止! |

筆:「じゃ、チップセットを FPGA で作るの?」

編:「そうです! チップセットはすべて FPGA で実現! HDL

ソースは全公開, Linux がオープンソースなら, こっちはオープ ンハード!」

筆:「HDLソース公開っすか....... また商売にならない話を... ...(涙)」

編:「いや、ですから、勉強用に理解しやすいように、もっとも基本的なモードとかタイミングにだけ対応した、簡単なやつでいいんですよ。パフォーマンスが悪くても OK! パフォーマンスを追求した高性能設計は、御社の商品として......

筆:「なんかいいように丸め込まれている気がするナ......」

2

CPU の選定から仕様決定まで

• CPU

編:「さて、CPUですが、どれを使いましょ......」

筆:(間髪入れずに)「68000 シリーズ! |

編:(すかさず速攻で)「却下!」

筆:「じゃ、PowerPC G4」

編:「お勉強用という側面もあるんですから、いきなりそんなハイパフォーマンスな石でなくて......」

筆:「じゃ,しょうがなくSH-4」

編:「SH-4,嫌いなんですか?(汗)」

筆:「64 ビットデータバスをもっていて,安価で入手性がいいデバイス.....となると,SH-4 くらいなんですよねぇ~」

編:「PowerPC 系や MIPS 系でも、かなり上のクラスでないと 64 ビットバスもってないですからね」

筆:「組み込み向けとなった時点で,最大バス幅が32ビットになってしまうのが多いんですよね.データバスで使うよりは周辺機能のためにI/Oピンを使いたいってことですかね」

編:「そうですね.今回はプロセッサ的に使うので、周辺機能が 多いともったいない.....」

筆:「そうそう、A-D/D-A くらいならまだ許すけど、LCD コントローラとか、Ethrnet コントローラとかを内蔵されると、それを使わなかったらその CPU を採用するが意味ない......という話も出てくるし」

編:「そう考えると SH-4, とくに SH7750 って、用途の決まった 専用周辺コントローラが何にもないんですよね……シリアルコ ントローラだって、クロック同期と調歩同期の一般的なやつだ し……」

筆:「データバス幅 64 ビットで使うとポート機能が使えないしね!」

編:「そうそう,タイマ/カウンタなんてホント,時間とクロックをカウントするしか芸がない(^^:)|

筆:「.....なんだか SH-4 の悪口ばっかり言ってますけど、私は

注3: FPGA: Field Programmable Gate Array.

注4:74TTL:74LS00や74HC245などのロジックIC.

注5: GAL: Generic Array Logic.

注6:ハイレゾ:ハイレゾリューションの略. ここでは XGA (1024 × 768 ドット) 程度の解像度を示す.

〔写真 2〕SH7750R と Spartan-II



SH-4 は悪くないと思いますよ [(一応フォロー?)

編:「じゃメイン CPU は SH7750 で決まりぃ~」

筆:「R版^{注7}がすぐ手に入ればいいけどねぇ~」(**写真2**左)

FPGA

編:「CPUローカルバスコントローラと,64ビットSDRAMコントローラ,あとPCIホストコントローラだと,ゲート数はどのくらい要りそうでしょうか?」

筆:「15万ゲートくらいあれば問題ないですよ、外部バスが100MHz程度なら、X社のスパII^{注8}かな、安いし(笑)」(写真2右)

編:「パッケージやピン数は......」

筆:「……これ(ローカルバスとメモリと PCI ホスト)を 1 チップ にするんでしょ? 456FG ^{注9} でもピン数ギリギリじゃないのかな……」

・メモリ

編:「メモリは SDRAM ですね.DDR-SDRAM とかいきます か?」

筆:「まさか. それにクロックが 100MHz 程度なら, DDR よりただの SDRAM のほうがパフォーマンスがいいです. DDR は266とか 333 くらいのクロックでないと意味ないし......

編:「で、メモリはモジュール使ってくださいよ. DIMM でもSO-DIMM でもいいですが......

筆:「ここまで(CPU とメモリと PCI ホスト)を 1枚のハーフサイズの PCI ボードに実装するなら、SO だな…… |

編:「SDRAM コントローラは FPGA で設計してもらわないと、 SDRAM の勉強になりませんからね」

筆:「それに、SDRAM コントローラとして SH7750 内蔵のを使ってしまったら、外部バスマスタがメインメモリにアクセスできなくなるんで、SH7750 を使ってシステムを組むなら外付けのSDRAM コントローラは必須だね」

編:「R バージョン使っても SH-4 は外部バスが 120MHz までな

んで、PC133 とはいいませんが、PC100 は......」

筆: 「理解しやすいように HDL ソースを書くんなら、相当高速な FPGA でないと スパ II でチューンしないで PC100 はきついよ

• PCI

編:「システムの拡張性を考えれば、いずれかの業界標準バスは必須でしょう。で、現状で手ごろな標準拡張バスとなれば、PCIバスになるかと思うんですが、たしかに PC/AT 互換機から誕生したバスですが、バス自体は汎用性があるし……」

筆:「割り込みまわりとか、ちょっと気に入らないけどねぇ~ 漢はやっぱり"ベクタ割り込み"でしょ!(笑)」

編:「たしかに、割り込みルーチンがステータスをチェックしながらバトンタッチして割り込みラインを共有するってのは、パフォーマンス的にいただけないですが……. まぁ~ATアーキテクチャの上で拡張可能で、かつIRQ共有可能な割り込みシステムということで、いまのPCIバスの割り込み機構に落ちついたんでしょうけど!

筆:「あとね、性善説(?)に基づいたバスアービトレーションの 思想も気に入らない。一人でバスを占有し続けるデバイスがい たら、問答無用でレッドカード渡すようなアービタでないと。 VME 万歳!(笑)」

編:「すいません、VMEバスは勉強不足で……」

筆:「まぁ~何にせよ, 32 ビット/33MHz の一般的な PCI バスがいいんじゃないですか? クロックは 66MHz まではいけると思いますが. バス幅は.....ホストコントローラに使う FPGA のピン数しだいだな......

編:「ローカルのメモリは CPU の近いところに置くべきですが、 それ以外はすべて PCI バス上に配置して問題ないと思います」

筆:「ホントはグラフィックスくらいはローカルバス直下に置き たいんだけどねぇ~!

編:「それはまぁ~、今後の展開への課題ということで……」

• グラフィックス

編:「で、そのグラフィックスですが……」

筆:「PCI バススロットに、そこらの AT 用の VGA カードを差し込むのはダメなんでしょう?」

編:「そうですね. アーキテクチャのすっきりしたグラフィック スボードを設計しましょう」

筆:「まさかテキストプレーンとグラフィックプレーンの重ね合わせぇ~とか,スプライトぉ~だとか,はたまたポリゴンだのテクスチャマッピングだのいわないよね?」

編:「それのソースまで出していただけるなら嬉しいですが……」

筆: 「勘弁してよぉ~(涙)」

編:「いや、わかってます(汗). VGAとかXGAで、フルカラー モード固定でいいですよ、アクセラレーション機能もいりませ

注7: R版: SH7750R. 従来の SH7750/7750S と比較し、キャッシュ容量が倍になりキャッシュアルゴリズムが改良された、最高動作クロック 240MHz の SH-4.

注8:スパII:ザイリンクス社の FPGA Spartan-II.

注 9: 456FG: Spartan-II のパッケージを示す略号. 456 ピンファインピッチ BGA.

これがオリジナル仕様コンピュータシステムだ!

ん. とりあえずプレーンなフレームバッファで|

● キーボード&マウス

編:「画面出力ときたら、次は入力デバイスですね、やはりこれ から設計するシステムなら、USB インターフェースを採用して USB キーボードと USB マウスなんですかね......

筆: 「あのさ、.....キーボードパワーONとか、させたくない?」 編: (マニアックな機能だ ^^;) 「採用!となると, USB キ ーボードだと難しいですね。PS/2 キーボードを常時動かします *p*

筆:「キーボードコントローラが必要かなぁ」

編:「"AMIKEY"とか、AT用のコントローラ採用するのは却 下ですよ!

筆:「じゃぁ~H8か何かマイコン使って、PS/2デバイスの汚い (?)ところを綺麗に整形して、PCIバス経由でホストに渡すア ーキテクチャにしましょう」

ストレージ

編:「ストレージはもう IDE ですね。いまさら SCSI です か? |

筆:「ドライブの価格考えたら、IDE しかないっしょ、しっか し、100Gバイトが2万円でおつりがくるって、絶対どこかおか しいよな......

編:「リムーバブルメディアとしては、CFカードを採用したい ですねし

筆:「TrueIDE モード^{注 10}で IDE インターフェースにつなげばい いじゃんし

編:「いや、そうすると、活線挿抜非対応になるので...... FDD を採用しない分、活線挿抜可能なリムーバブル媒体として何か 考えておかないと......

筆:「『FD 読みてぇ~』って人には?」

編:「ATAPI接続のスーパーディスクドライブ^{注11}使ってくだ さい. あれ、2DDも2HDも読めますんで」

• ネットワーク

編:「Ethernet は、物理層を FPGA で作るってわけにはいかな いですよね.....

筆:「そこは外付け α チップ買ってくるしかないねぇ~. MAC アドレスの問題もあるし、だいたいさ、秋葉歩いてると、PCIの 100Base-T のカードが 1.980 円とかで売られてるんですよね...... もう勝負にならないよ...... これは勘弁してぇ~」

編:「お勉強用として、10M で論理層以降でいいんで、いずれは 解説記事載せたいですね」

筆:「......それ, 誰が作んの?」

編:(ジーっと筆者を見る目.....)(笑)

その他

編:「キーボードパワー ON がありなら、指定した時間になった

ら自動的に電源の入るタイマ起動も欲しいっすね!|

筆:「お、わかってきましたね!(笑)」

編:「バッテリバックアップ付き RTCで、タイマー致出力付きなんて都合のいい石はありませんか?」

筆:「そんなの見たことないなぁ~、あっても高かったり、入手 性悪そう......

編:「であれば、普通の RTC を使って キーボード変換用 のマイコンでタイマ時間をチェックさせて、それでATX電源を 制御させましょう!」

筆:「ついでにキーボードでテレビコントロールやらなんやらも ほしいんですが......

編:「もしや、某パソコンをめざしているんじゃ......」

筆:「ますますマニアックな仕様になってきた!(笑)」

● そして詳細仕様......

暗喧諤諤

筆:「......じゃ,システムクロックは PLL 使って 100MHz をそ れぞれに分配しますか......

編:「いや、SH-4 のシステムクロックって、40MHz とか30MHz とかまでしか入力できないんですよ。なので、クロックはここか ら SH-4 にぶちこんで、SH で逓倍したクロックを CKIO から出 力させて、それに同期して FPGA を動かすしか...... |

......喧喧諤諤......

編:「できればメモリは、SPD^{注12}を読んでバンク数や CL値を プログラマブルにしたいですね......

筆:「いやぁ~そうすると、SDRAM コントローラの出力段が MPX のおばけになって、高クロックで動かなくなるよ......·喧喧諤諤......

筆:「456ピンBGAといっても、ユーザーI/Oピンは300本く らいですからね、それじゃ信号線足りませんよ……」

編:「そうか......、じゃあ MPX モード時はアドレスバスは使わ ないんで、ここをこうして......

筆:「うぅ~わ、鬼ぃ~、そこまでして詰め込みますか...... I/O ピン使用率 100%だなんて......

.....喧喧諤諤.....

これがオリジナル仕様 コンピュータシステムだ!

ということで、最終的にまとまったオリジナル仕様コンピュ ータシステムの外観を写真3に、ブロック図を図1に、各仕様 を表1に示します.

● 最大 240MHz 駆動のホスト CPU SH-4


ホスト CPU は、最大 64 ビットのバス幅に対応している SH-4 SH7750S または R(日立製作所) を採用しています. Rバージョ ンはそれまでの SH-4 と比較し、キャッシュ容量が倍になり、ま

注 10: TrueIDE モード: CompactFlash カードを IDE として使うモード.

注 11: スーパーディスクドライブ: 容量 120M/240M バイトの大容量フロッピーディスクドライブ。3.5 インチ 2HD/2DD のフロッピーディスクも読み込める。

注 12: SPD: Serial Presence Detect. 第2章参照のこと

〔図1〕オリジナル仕様コンピュータシステムのブロック図



(写真3) オリジナル仕様コンピュータシステムの外観 (液晶ディスプレイやキーボード、HDD、マイクロ ATX 筐体は市販 のものを流用、BMP ローダで BMP ファイルを表示したところ)



たキャッシュアルゴリズムも強化されているので、同じクロック数のSバージョンなどよりパフォーマンスの向上が期待できます。

SH7750R では最大 200MHz クロック動作、SH7750R では最大 240MHz クロック動作に対応していますが、R バージョンの SH4は、まだ潤沢に入手できる状態ではないようで、筆者のところでも、200MHz 品の SH7750R を、サンプルとして 2 個、なんとか入手できただけです。本誌が発売される頃には 240MHz 品が入手しやすくなるでしょうか。

本特集では入手しやすい SH7750S を, 外部バスクロック 66MHz で動作させています.

● 最大 256M バイトのメインメモリ SDRAM

メインメモリとしては PC133 対応の SDRAM を搭載した SODIMM ソケットを実装しています。64M バイトから最大 256M バイトまでの容量を搭載可能です。ただし外部バスクロックが、SH-4が R バージョンでも最大 120MHz なので、PC133 を使う場合でも 133MHz 駆動はできません。この場合は 120MHz 駆動となります。

本特集では外部バスクロックを66MHzで動作させているので PC66対応を、また容量として64Mまたは128MバイトのSO-DIMMの使用を想定した設計を解説します.

● SH-4 ブート用フラッシュメモリ

SH-4の各種初期化プログラムや OS のローダなど、IPL を格納する ROM として容量 2M バイトのフラッシュメモリを搭載しています。

● ホストコントローラ FPGA Spartan-II

本システムの要ともなるホストコントローラは、456 ピン BGA の FPGA Spartan-II (ザイリンクス)を採用しています。これにより、SH-4 ローカルバス、メインメモリ、ブート用フラッシュ ROM、そして PCI バスを制御します。SDRAM コントローラをホストコントローラ内に内蔵するので、PCI バスマスタからのメインメモリへのアクセスにも対応しています。

• システムバスは PCI

拡張用標準バスとしてもっとも普及している PCI バスを採用 しています. PCI ホストコントローラは最大 66MHz のクロック にも対応しますが、本特集では一般的に普及しているクロック

これがオリジナル仕様コンピュータシステムだ!

〔表 1〕オリジナル仕様コンピュータシステムの仕様

項目	最大/最高仕様	本特集で解説している仕様
ホスト CPU	SH7750S/R : CPU コアクロック最大 240MHz/ 外部バスクロック最大 120MHz	コアクロック 200MHz/バスクロック 66MHz
メインメモリ	PC133 仕様 (120MHz 駆動) /64M ~最大 256M バイト SO-DIMM 対応	PC66 仕様/64M バイトまたは 128M バイト
PCIバス	バス幅 32 ビット/クロック最大 66MHz 独自拡張 PCI ベクタ割り込み対応	バス幅 32 ビット/クロック 33MHz
グラフィックス	VAG/SVGA/XGA 解像度/32 ビットフルカラー対応 60Hz または 75Hz リフレッシュレート対応 シュリンク 15 ピン/アナログ RGB コネクタ実装 球面スクロール/V-Sync 割り込み/フェイドコントロール機能 BitBlt (矩形転送) /2D アクセラレーション機能	VGA/32 ビットフルカラー/ 60Hz リフレッシュレート シュリンク 15 ピン/アナログ RGB コネクタ実装
キーボード	PS/2 キーボード (日本語/英語)対応	←
マウス	PS/2マウス(ホイール&5ボタン)対応	←
ストレージ	最大 ATA66 対応バスマスタ ATA インターフェース	PIO モード 4 対応 ATA インターフェース
PCカード/CFカード インターフェース	活線挿抜対応 PC カード/CF カードインターフェース I/O 系カード対応	_
サウンド	32k/44.1k/48kHz 対応/光ディジタルオーディオ入出力 (PCM)	_
ネットワーク インターフェース	市販 PCI 拡張ボードを使用	_
USB & IEEE1394	市販 PCI 拡張ボードを使用	_
その他	バックアップ機能付きリアルタイムクロック&8KバイトRAM リモート/タイマ起動対応システムコントローラ搭載 キーボードパワーON対応	_

[写真 4] プロセッサボード (SH-4/SO-DIMM/PCI 搭載)



33MHz に対応したものを解説します.

PCIバスを採用することで、PCIバスに接続可能なさまざまな拡張ボードを接続することができます。

以上、CPU、メインメモリ、ブート用フラッシュメモリ、PCI ホストコントローラまでをハーフサイズ PCI ボードに基板化し ました。これをプロセッサボードと呼び、その外観を**写真 4**に 示します。

以降の各種インターフェースコントローラは、システム的にはすべて PCI バス上にぶら下がる形となり、最終的には ATX 形状のマザーボードとして基板化を予定しています。

• グラフィックス

VGA/SVGA/XGA の各解像度に対応した、32 ビットフルカラーグラフィックスボードです。テキスト画面モードはないので、コンソールテキストの表示はフォントデータをフレームバッ

〔写真 5〕グラフィックスボード



ファ上に描画する必要があります。球面スクロール^{注13} や V-Sync (垂直同期信号) に同期した割り込みの発生、フェイドコントロール機能や BitBlt (矩形転送) 機能など、2D アクセラレーション機能も内蔵しています。

このうち本特集では、解像度は VGA 固定の 32 ビットフルカラーフレームバッファボード (アクセラレーション機能なし) について解説します (写真 5).

• キーボード&マウス

PS/2 キーボードと PS/2 マウスに対応しています。なぜ PS/2 インターフェースというレガシーインターフェースを採用したかは、すでに説明したように、キーボードバワー ON 機能を実現したかったからです。

• ATA インターフェース

ストレージとしてもっとも普及し, 入手性もよく, 価格もこ

注13:球面スクロール:右スクロールなら右端に消えたものが左から表示される、上スクロールなら上端に消えたものが下から表示されるスクロール表示動作。

(写真 6) 試作評価用 PCI ボードを使って製作した ATA インターフェース & キーボード/マウスインターフェースボード



なれている ATA インターフェースを採用することにしました. ただし最新のシリアル ATA は、これから普及する規格なので現 状では対応デバイスも少ないことから、ATA66 対応のバスマス タ ATA インターフェースを設計/製作しています.

本特集では、もっとも基本的な転送モードである PIO 転送に 対応した ATA インターフェースについて解説します.

写真 6 は、ATA インターフェースとキーボード/マウスインターフェースの PCI デバイス部分を 1 枚のボードにしたものです。よって、この PCI デバイスはマルチファンクションデバイスとなります。

• PC カード/CF カードインターフェース

今回の特集では誌面の都合で解説していませんが、16ビットPCカードやコンパクトフラッシュカードを読み書きするためのインターフェースと、PCIバスに接続するブリッジコントローラを設計/製作しています.

これらのカードは、TrueIDEモードでの接続ではなく、PCカードとしてシステムにマッピングしているので、活線挿抜に対応しています。よってフラッシュATAカードや、ディジカメ用小型フラッシュメモリカードをPCカードやCFカードに変換するアダプタを使用して、このシステムで使用することも可能です。さらに無線LANカードや移動体通信カードなど、I/Oカードを使ってインターフェースを拡張することも可能です。

• サウンドカード

これも今回の特集では誌面の都合で解説していませんが、光ディジタル対応のPCMサウンドカードも設計/製作しています。Windows環境などで作成したWAVファイルを再生して、光ディジタル出力端子から出力し、外付けの光ディジタル対応AVアンプでアナログに変換してスピーカを鳴らしたり、CDプレーヤなどの光ディジタル出力を接続して、ディジタルオーディオ信号を録音し、WAVファイルのフォーマットでファイルとして書き出すプログラムも動作しています。

• ネットワークインターフェース

現在のコンピュータシステムにおいて、もう一つ重要なイン

ターフェースといえばネットワークインターフェース, すなわち Ethernet でしょう.

残念ながら筆者はまだ Ethernet に関するノウハウをもっていないので、ネットワークインターフェースの設計/製作は実現できていません。プロトタイプシステムでも、PCI 拡張スロットにPCI バス版 NE2000 互換の市販のネットワークカードを差し込んで動作させています。NE2000 互換なので 10Mbps にしか対応していませんが、ドライバを用意すれば 100Mbps の Fast Ethernetも動作させることができます。

Ethernet の場合、物理層はそのまま FPGA などで実現することはできませんが、外付けに市販の物理層チップを接続し、論理層以降を FPGA で実現することは可能です。

• USB & IEEE1394

これも、システムバスが PCI バスなので、PCI 拡張スロット にホストインターフェースボードを実装することが可能です.最 近では USB1.1/2.0 と IEEE1394 を、1 枚の PCI ボードで拡張可能なボードも市販されています.

これらシリアルバスも、そのまま FPGA で直接コントロール することは難しいのですが、Ethernet 同様、物理層を何とかす れば、論理層は FPGA で実現することは容易です。

• その他の機能

バッテリバックアップ機能付きの、8KバイトRAM内蔵リアルタイムクロックを搭載し、指定した時間にシステムを起動させることが可能です。また外部からのリモート信号、またはキーボードの特定のキーを押すことでシステムを起動させることも可能です。

• FPGA は VHDL で設計

今回は、基板化したプロセッサボードにも、試作で使用した PCI 評価ボードにも、どちらも同じザイリンクス社の FPGA を採用しています。ザイリンクス社の Web から無償でダウンロードできる WebPACK ISE 以外、FPGA 開発に必要なツールは入りません。特集で解説したソースはすべて、この無償版のツールでも論理合成/配置配線可能です。今回、HDLには VHDLを採用しました。

• プロセッサボードなどの入手方法

今回基板を起こしたプロセッサボードや、PCI 評価ボードなど各基板の入手方法はエピローグ (p.126) を参照してください。本誌が発売される頃には、各基板の回路図やドキュメントなども整理し、学習キットとして使える体裁に整えたいと思います。もちろん設計したコントローラやファームウェアなどはソースを添付します。

• OS/ソフトウェアについて

現在のところ、まだ OS と呼べるほどのものは動作していません。 ITRON や Linux といった OS の移植/開発をしていただける方、大募集中です。

いくら・まさみ 来栖川電工有限会社

第1章

64 ビット/MPX バスモード/クロック 66MHz で動作させる

SH-4用ローカルバスコントローラの設計/製作

井倉将実

64 ビット/100MHz クラスの外部バスをもち、安価で入手しやすい CPU ということで、今回のシステムには SH-4 が採用された. ここではまず、SH-4 のアーキテクチャや外部バスの動作を解説し、設計したプロセッサボードのブロック図などを解説する. 最後に、SH-4 と FPGA を接続するローカルバスコントローラを設計/製作する.

(編集部)

はじめに

現在のコンピュータシステムでも通用するバス/インターフェース技術を、試しながら実践的に学習するという、壮大な(無謀な?)な特集に挑戦することになりました。興味をもって読んでいただけるよう、理論よりまずは目の前で動くもの、おもしろいものを……というスタンスで説明します。

● システム構成考察

図1に、一般的なパソコンと組み込み向け CPU を搭載したシステムの構成の違いを示します。

パソコンは、頭にホスト CPU があり、ローカルバス経由でチップセット (ホストコントローラ) が繋がります。チップセット の隣にはメインメモリが、その下には各種 I/O がつながる構造になっています。システムのパフォーマンスは CPU の性能もさることながら、メインメモリの性能も大きく関わってきます。よってローカルバスやメモリバスは、そのシステムの中でいちばん高速なバスとなります。高速に動作させなければならないので、ローカルバスにたくさんのデバイスを接続したり、拡張性を考


えてコネクタを配置するということも難しくなっています. 逆に各種 I/O が接続されるバスは、性能もさることながら拡張性が重視されます. よってローカルバスやメモリバスより低速ですが、それらのバスよりは数多くのデバイスを接続することが可能です. また、拡張も容易なように拡張スロットも設けることもできます.

各種 I/O が接続されるバスとしては、現在では PCI バスが一般的です。PCI ではデータ転送の効率を上げるために、CPU によるプログラム転送以外に、バスマスタ転送と呼ばれる、いわゆる DMA 転送によりバスの帯域を生かしたデータ転送を行います。詳しくは第3章で説明しますが、バスマスタ転送では PCI バス上からメインメモリへの転送が行われます。つまりメインメモリは、ホスト CPU 以外に PCI バス側からのアクセスにも対応しなければなりません。そのためチップセットがその間を取り持っているのです。


• シングルホストの組み込み機器

組み込み向け CPU を搭載したシステムでは、CPU 内蔵の DRAM コントローラに DRAM を直結し、ローカルバスに ROM

〔図1〕一般的なパソコンと組み込み向け CPU を搭載したシステム構成



(b) 組み込み向けCPU搭載システム



やSRAM, 周辺デバイスを接続しています. さらに CPU に内蔵された機能を使って,各種インターフェースを実現する場合もあります.

このようなシステムでは、ROM や SRAM を接続したバスを ローカルバスとも呼べなくはないのですが、本当の意味でのロ ーカルバスではありません。

また、DRAMの制御をCPUが握っているため、周辺デバイスがバスマスタとなってメインメモリにデータを転送することはできません。そのような場合にはCPU内蔵のDMAコントローラを使ってデータ転送を行います。メインメモリ側から見ると、アクセスは必ずCPUから行われるわけです。DMAコントローラを使った転送でも、DMAコントローラ自体はCPUに内蔵されているので、アクセスはやはりCPUからに見えます。


SH-4 選択の根拠

本特集ではコンピュータシステムを構成する技術を学習するという目的があるので、図1(b)のような組み込み CPU 直結システムでは勉強になりません。ローカルバスとメモリバス、そしてI/O バスをそれぞれ自分で扱ってこそ、目的が達せられます。そうなると、必然的に図1(a)の構成を採ることになるでしょう。

さて、そういう意味では、ホスト CPU はそれこそ Pentium でもよかったのですが、最近の Pentium で使用しているバスは特許などのからみがあるので、自由に使うわけにはいきません。

また、メモリモジュールには市販のものを使うので、DIMM であれ SO-DIMM であれ、データバス幅は64ビットとなります。 UMA アーキテクチャなど特別な場合を除き、ローカルバスより メモリバスが広いのは、あまりバランスの良い設計とはいえません。

〔図 2〕SH-4のアドレス空間



プロセッサとして使ってもムダがなく(内蔵周辺機能は極力使わない),データバス幅 64 ビットで,特許の心配のないごく一般的なローカルバスをもった,安価でしかも入手性の良いデバイス……ということで,今回は SH-4 (SH7750) に白羽の矢が立ちました.



SH-4 の概要

今回のシステムはホスト CPU として SH-4(SH7750) を採用しました。今回の目的には最適な CPU だと思います。

誌面の都合で、SH-4についての詳しい解説はできません。詳細は参考文献 1) や 2) などを参照してください。ここでは SH-4 用ローカルバスコントローラを設計するうえで必要な、外部バスの動作について詳しく解説します。

1.1 SH-4の外部バスの動作

● P0 ~ P4 領域

図2に SH-4のアドレス空間を示します。SH-4 は 32 ビット CPU でアドレス空間も 4G バイトあります。しかし,それがそのまま外部に出力されているわけではありません。本格的な OS を載せた場合のメモリ保護機能のために,特権モードでしかアクセスできない領域や,MMU によるアドレス変換を行う領域/行わない領域,キャッシュ領域/非キャッシュ領域を,32 ビットアドレスの上位ビットで切り分け,それぞれを $P0 \sim P4$ 領域と呼んでいます。

■ エリア0~6までの七つのチップセレクト

さらに SH-4 では,外部にメモリや周辺 I/O デバイスを接続し

やすいように、エリア $o(\overline{CS}[o])$ ~エリア $6(\overline{CS}[o])$ まで七つのチップセレクトをもっています。たとえば、P1 ~ P4 領域は 512 バイトづつありますが、それぞれの領域からエリア 0 ~エリア 6 までアクセスできます。これは、たとえばエリア 2 にメインメモリとしてRAM を置いた場合、これは P0 や P1 領域のキャッシュ空間からアクセスしたほうがプログラムの実行速度は上がりますが、たとえばエリア 4 に I/O デバイスを接続した場合は、I/O アクセスにキャッシュが効いてしまってはまずいので、P2 領域からアクセスします.

図2ではエリアが7まであるのに、チップセレクトとしてはエリア6までしかないのは、エリア7に CPU内蔵の周辺機能のレジスタなどを配置するためです。SH-4にはI/O空間がないので、すべてメモリマップドI/Oとなります。そのため $\overline{CS}[7]$ という信号は外部に出ていません。

一つのエリアは 64M バイトのサイズがあ

〔表 1〕 各エリアに接続可能なメモリ やバス幅

エリア	外部アドレス	容量(バイト)	接続可能メモリ	設定可能バス幅	アクセスサイズ
	0000-0000h		SRAM	8, 16, 32, 64*1	8, 16, 32,
0	~	64M	バースト ROM	8, 16, 32*1, 64*7	64* ⁶ ピット
	03FF-FFFFh		MPX	32, 64*1	32 バイト
	0400-0000h		SRAM	8, 16, 32, 64*2	8, 16, 32,
1	~	64M	MPX	32, 64*2	64* ⁶ ビット
	07FF-FFFFh		バイト制御 SRAM	16, 32, 64*2	32バイト
	0800-0000h		SRAM	8, 16, 32, 64*2	8, 16, 32,
2	0000-00001	64M	SDRAM	32, 64*2 *3	6, 16, 32, 64* ⁶ ビット
_	oBFF-FFFFh	04141	DRAM	16, 32*2 *3	32バイト
	ODI I -I I I I II		MPX	32, 64*2	327111
	oCoo-ooooh		SRAM	8, 16, 32, 64*2	8, 16, 32,
3	~	64M	SDRAM	32, 64*2 *3	64* ⁶ ビット
	offf-fffh	04111	DRAM	16, 32, 64* ² * ³	32 バイト
	011111111		MPX	32, 64*2	32: 11
	1000-0000h		SRAM	8, 16, 32, 64*2	8, 16, 32,
4	~	64M	MPX	32, 64*2	64* ⁶ ビット
	13FF-FFFFh		バイト制御 SRAM	16, 32, 64* ²	32 バイト
	1400-0000h		SRAM	8, 16, 32, 64*2	8, 16, 32,
5	~	64M	MPX	32, 64*2	64* ⁶ ピット
	17FF-FFFFh	0411	バースト ROM	8, 16, 32*2, 64*7	32バイト
			PCMCIA	8, 16*2 *4	J2
	1800-0000h		SRAM	8, 16, 32, 64*2	8, 16, 32,
6	~	64M	MPX	32, 64*2	64* ⁶ ビット
	1BFF-FFFFh	54111	バースト ROM	8, 16, 32*2, 64*7	32バイト
	1211111		PCMCIA	8, 16*2 *4	J= 11

注 *1:外部ピンでメモリバス幅を指定

- * 2:レジスタでメモリバス幅を指定
- *3:SDRAMインターフェース時は、バス幅は32、64ビットのみまた、DRAMインターフェース時は、バス幅はエリア2では16、32ビットのみ、エリア3では16、32、64ビットのみ
- *4: PCMCIA インターフェース時は、バス幅は8,16ビットのいずれかのみ
- *5:予約エリアはアクセスしないでください、アクセスした場合は動作の保証はできない
- * 6:アクセスサイズが 64 ビットとなるのは DMAC による転送 (CHCRn.TS=000) の場合のみ FMOV(FPSCR.SZ=1)による外部メモリへのアクセスの場合, アクセスサイズが 32 ビットの転送が 2 回行われる
- *7:SH7750Rのみ設定可

るので、外部メモリは最大で448Mバイトまで接続可能となります.

● 豊富なバスモード

SH-4の外部バスは、さまざまな種類のメモリや周辺I/Oデバイスを、グルーロジックなしで接続できるように、いろいろなバスモードを備えています。表1に各エリアに接続可能なメモリやバス幅などを示します。

接続可能なデバイスとして"SRAM"と書かれているのは、アドレスバス/データバスとメモリリード/ライト信号による、ごく一般的なバスアクセスを示します。ここでは標準バスモードと呼ぶことにします。標準バスモードは、すべてのエリアで使用可能です

また特定のエリアにしか接続できないデバイスもあります。たとえば、SDRAM はエリア $2 \ge 3$ 、バーストROM はエリア 1、5、6、PCMCIA 機能はエリア 5、6にしか接続できません。

標準バスモードと並んですべてのエリアで使用できるモードに MPX バスモードがあります。 MPX とはその名のとおり、アドレスバスとデータバスがマルチプレクスされたモードです。

それではもっともよく使われる標準バスモードと、今回のシステムでも採用した MPX バスモードについて、もう少し詳しく説明します。

1.2 標準パスインターフェース

● 標準バスモードで使う信号

アドレスバスとデータバスを使ったごく 一般的なバスの動作のモードです。もっともバスアクセス動作を理解しやすいモードだと思います。使用される SH-4 の各信号を示します。

• CKIO :バスクロック

● BS :バスサイクルスタート

CS [6:0] : チップセレクト

A[25:00]:アドレスバスD[63:00]:データバス

WE[¬:0]:ライトイネーブル

• RD : リード

■ RD/WR : リード(正論理)/ライト(負論理)

RDY : レディ

● 基本的なバスの動作

図3 に SH-4 の標準バスモードでのバスの動作波形を示します. 最初のバスクロック (T_1) の立ち上がりでアドレスバスと $\overline{\text{CS}}[n]$, RD/WR信号が出力されます. またバスサイクルの開始を示す $\overline{\text{BS}}$ 信号が 1 クロック期間だけアサートされます.


ライトサイクルの場合は、 T_1 の立ち下がりのタイミングで $\overline{\mathbf{WR}}$ がアサートされ、ライトデータは次のバスクロック (T_2)の立ち上がりのタイミングで出てきます。アドレスが出力された時点で同時にライトデータも出力される CPU もありますが、SH-4のライトデータは1クロック遅れて出力されることになります。ライトデータは T_2 クロックの次のクロックの立ち上がりまで出力されます。

リードサイクルの場合は、2クロック目の立ちあがりから $\overline{\text{RD}}$ 信号が出力されます。CPUが実際にデータを読み込むのは、 T_2 クロックの次のクロックの立ち上がりクロックのタイミングです。

SH-4の基本バスサイクルは最小2クロックです。ただし、この場合は外からウェイトを挿入することができない、完全ノーウェイト動作です。

ウェイトを挿入するには、ウェイト数が固定でよければ CPU 内蔵のバスコントローラにウェイト数を設定することで、自動的に T_1 と T_2 の間に T_w を挿入することができます。外からウェイトのタイミングを挿入する場合は、2 クロック目以降のバスクロックの立ち上がりで \overline{RDY} 信号を"H"レベルにしておけば、そのクロックはウェイトクロックとなり、バスの状態はそのまま保持されます。クロックの立ち上がりで \overline{RDY} 信号を"L"レベルにすると、そのクロックがバスアクセスの終了クロックとなる T_2 になります。つまり外部からウェイトを挿入した場合は、 \overline{RDY}

〔図3〕標準バスモードでのバスの動作



信号を"L"レベルにした次のクロックでデータ転送が成立(リードサイクルならデータ読み込み、ライトサイクルならデータ出力終了)することになります.

外からウェイトを挿入できる状態で最短のバスアクセスは、 T_w が1クロックだけ挿入された3クロックサイクルとなります。

• 連続アクセスの場合

連続したアドレスに間をあけずにアクセスした場合は、**図3** の T_2 のクロックの次のクロックがそのまま T_1 クロックとなります。このとき,同じエリアにアクセスした場合は,直前のバスアクセスでアサートした $\overline{CS}[n]$ 信号がアサートされたまま次のバスアクセスが始まります。実はチップセレクトは,SH-4内部のA[28:26]を単純にデコードしただけの信号なので,同一エリア内の連続アクセスでは $\overline{CS}[n]$ 信号がアサートされたままとなります。

またリード/ライト方向を示す RD/\overline{WR} 信号も、リードサイクルなら" H "レベルのまま、ライトサイクルなら" L "レベルのままとなります

• 低速デバイスを接続する場合

リード信号がネゲートされてから実際にデータバスのドライブが終了するまで時間のかかる低速なデバイスでは、リードサイクルからライトサイクルへ切り替わったとき、データバスがぶつかってしまう場合もあります。SH-4では異なるエリアに連続してアクセスする場合や、アクセス方向が切り替わる場合、このようなデータバスの衝突を防ぐためにアイドルサイクルを挿入する機能もあります。詳しくはバスコントローラの説明を参照ください。

ちなみに、今回ホストコントローラとして採用する FPGA は 十分に高速なので、アイドルサイクルの挿入は不要です。

• リード信号とライトイネーブル信号

SH-4 はバイト (8 ビット) / ワード (16 ビット) / ロングワード (32 ビット), さらに内蔵 DMA コントローラの設定でクワッド ワード (64 ビット) でのバスアクセスが可能です. しかし,リードサイクル時に出力されるのは \overline{RD} 信号だけで,アクセスサイズを示す信号がないことにお気づきでしょうか.

もちろん CPU コアそのものは、各種サイズでのアクセスが実行できますが、そのアクセスがバスコントローラを経由して外部に出力されると、リードサイクル時は、そのエリアで設定されているバス幅で、気に読み出す動作をします。そして必要なバイト位置のデータのみ CPU コアに返すという動作をしているようです。


このようなリードサイクル時の動作は、SHシリーズの伝統のようです。

しかし、さすがにライトサイクルでは、バイト単位での書き 替えも可能なように、最大 64 ビットバス幅に合わせて、 $\overline{WR}[n]$ 信号が8本用意されています。

● バイト制御 SRAM モード

しかし、やはりリードサイクル時もバイトイネーブル情報が欲

〔図4〕 MPX バスモード/ノーウェイト/シングルリード時のバスの動作波形



しいという声に応じたのか、SH-4では $\overline{WR}[n]$ 信号がリード時にもアサートされる、バイト制御SRAMモードが用意されています。ただしこのモードが使えるのはエリア1とエリア4のみです。

● バースト ROM モードほか

最初のアドレス設定に数クロックかかるが、以降の連続したアドレスのアクセスにはより短い時間でアクセスできるバーストROMを接続するためのモードや、PCカードを接続するためのPCMCIAモードなど、さまざまなバスのモードがありますが、ここでは説明を省略します。

1.3 MPX バスインターフェース

データバスをマルチプレクスで使う

MPX バスモードは、データバスをアドレスとデータの時分割 に利用するモードです。MPX バスモードで使う信号は次のよう になります。

• CKIO : バスクロック

● BS :バスサイクルスタート

● FRAME : アドレスフレーム

• CS [6:0] :エリアチップセレクト

● D[63:00] :アドレス/データ時分割

RD/WR : リード(正論理)/ライト(負論理)


▼RDY
 ・レディ

標準バスモードにはなかった \overline{FRAME} 信号が新たに出てきましたが、これはまったく新しい信号というわけではなく、実体は \overline{RD} 信号そのもので、 \overline{MPX} バスモードのときの信号名称となります。また標準バスモードで使っていたアドレスバスおよび $\overline{WR}[n]$ 信号がなくなっています。これらの信号は \overline{MPX} バスモードでは使いません。

シングルリード

図4にMPXバスモード、シングルリード時のバスの動作波形を示します。

(図5) MPX バスモード/ノーウェイト/シングルライト時のバスの動作波形



最初の T_{m1} クロックの立ち上がりで \overline{FRAME} 信号はアサートされ、データバスにアドレスが出力されます。またチップセレクト $\overline{CS}[n]$ 信号は標準バスモードと同様にそれぞれアクセスしたエリアごとにアサートされます。さらにアクセス方向を示す $\overline{RD}/\overline{WR}$ 信号も出力されます。バスサイクルスタートを示す \overline{BS} 信号も、1クロック期間のみ出力され、この期間をアドレスフェーズと呼びます。

次のクロック T_{mdiw} はウェイトサイクルで,リードサイクルには必ず挿入されます.というのは,MPX バスモードではデータバスを使ってアドレスを出力するので,最初のクロックではCPU がデータバスをドライブしています.その直後のクロックで選択されたデバイスがデータバスをドライブすると,データバスが衝突する場合があります.よって,データバスをドライブするデバイスが切り替わるところでは,必ず 1 クロックのウェイトが入ります.

そして、クロック T_{md1w} の次のクロックの立ち上がりで $\overline{\text{RDY}}$ 信号のチェックが行われ、外部からのウェイト挿入をチェックします。ここで外部からのウェイト挿入がなければ、そのクロックは T_{md1} クロックとなり、さらにその次のクロックでデータの読み込みが行われます。

• シングルライト

図5にMPXバスモード/シングルライト時のバスの動作波形を示します。一目見て、ウェイトクロックがないことがわかります。ライト動作はCPUがデータを出力するので、アドレス出力後にそのまま続けてデータバスをドライブできます。よってリードサイクル時には挿入されたウェイトが必要ありません。


ウェイトクロックが挿入されないので、RDY信号のチェック も、1クロック前倒しになります。


RD/WR信号は、ライトサイクルなので"L"レベルになります.

● アクセスサイズ情報

MPX バスモード時のアドレス情報のフォーマットを図6に示

「図6」MPX バスモード時のアドレス情報のフォーマット





します. 標準バスモードでの A[25:0]の情報は、D[25:0]に出力されます。そしてアクセスサイズ情報を示す情報が D[63:61]に出力されます。なお、このアクセスサイズ情報は SH7750Rでは D[31:29]に出力するようにも設定可能になり、32 ビット MPX バスモード時ではデータバス 32 ビットの配線だけで、アクセスサイズを判定することが可能になりました。

DACK[n]

このアクセスサイズ情報で、注目すべきは32バイトバースト転送という項目です。これはSH-4のキャッシュ有効時に、キャッシャブル空間からメモリをアクセスし、キャッシュ1ライン分のデータをバーストアクセスにより読み込んだり、キャッシュをライトバックするために書き込むなどといった用途に使われます。

• バーストリード

図7に MPX バスモード/バーストリード時のバスの動作波形を示します。SH-4 のキャッシュは 1 ライン 32 バイトです。よってバーストアクセス時は、合計 32 バイト分を一気に転送します。アクセス先のエリアのバス幅が 64 ビットなら 4 ワードの連続アクセスが発生するわけです。

先ほどのシングルアクセスでは、 \overline{FRAME} 信号は \overline{BS} 信号と同じで1クロック期間しかアサートされませんでしたが、バース

トアクセスの場合は、連続転送の要求がある間はFRAME 信号は図4のようにアサートされ続けます。最後の一つ前のデータ転送が成立した時点でネゲートされ、最後のワードはシングルアクセスと同じ動作となります。

なお、SH-4のコアは32ビットなので、CPUのロード/ストア命令では64ビット幅でのバスアクセスを発生させることはできませんが、内蔵されているDMAコントローラには、1ワードを64ビットに設定可能です。DMAを使って1ワードを64ビットとしたとき、バス幅32ビットに設定された空間をMPXバスモードで1ワードアクセスすると、2ワードのバースト転送が発生します。つまり、バス幅64ビットの時のバースト転送は4ワードのみで他はすべてシングル転送、32ビットの時は8ワードもしくは2ワードのバースト転送と、32/16/8ビットのシングル転送が発生することになります。

• バーストライト

図8にMPXバスモード/バーストライト時のバスの動作波形を示します。アドレス出力と1ワード目のデータ出力が連続しているので、バーストリードより1クロック短い時間でアクセスが完了します。

なお、バースト転送でも BS 信号はバスアクセス開始の1クロ

ック期間のみアサートされるので、アドレスフェーズの判定はこれを使うことが可能です.

また MPX バスモードでも,同一エリアに連続してアクセスしている間は, $\overline{CS}[n]$ はネゲートされたままとなります.

● MPX バスモードでの注意点

MPXバスモードはすべてのエリアで使用可能なのですが、問題はその切り替え単位です。エリアのは単独でほかのエリアと独立して切り替え可能ですが、それ以外のエリア1~6は、まとめて標準バスモードか MPXバスモードかを選択するしかありません。これは SH-4のバスコントローラの仕様です。

ただし、CPU内蔵のSDRAMコントローラを 使い、エリア2と3にSDRAMを繋いでいる場合

は、エリア $1\sim6$ をMPXバスモードに切り替えても、エリア2と3をSDRAMモードで使用できます。


MPXバスモードでは、アドレスフェーズで確定している情報は、アドレス情報とアクセスサイズ情報、そして読み出しか書き込みかのアクセス方向のみです。


MPX バスモードではライトバイトイネーブル信号が直接出力されないので、アドレスフェーズで取得したアクセスサイズ情報とアドレス情報から、自前でライトバイトイネーブルを生成しなければならず、この信号を生成するのに最低1クロックが必要になると思われます。しかしよく考えてみると、実際のデータ転送のタイミングは、どんなに早くてもアドレスフェーズの次のクロックからです。よって1クロック以内でライトバイトイネーブルを生成することができれば、実質ノーウェイトでのアクセスも可能になります。

また、標準バスモードのエリア1とエリア4以外のエリアでは、リードアクセス時はバイトイネーブル情報が出力されませんでした。しかし、MPXバスモードではリードアクセスでもアクセス情報が出力されるので、リードバイトイネーブル情報を生成することができます。

• バスステートコントローラ

これらバス幅やバスの動作モードの設定, バスアイドル時や バスアクセス時のウェイト数の設定は, SH-4のエリア7の内蔵 レジスタ領域に配置されているバスステートコントローラを使





って行います.

表2にSH-4のバスステートコントローラのレジスタを示します。これ以外にDRAMやPCMCIAモードに関連したレジスタもありますが、本システムでは使用しません。これらのレジスタに適切な値を設定することで、外部バスの動作を設定するわけです。各レジスタの詳細はSH-4のハードウェアマニュアルを参照してください。

2 7

プロセッサボードの構成

• プロセッサボードの構成

今回採用した CPU である SH_{7750} は PCI ホストコントローラ を内蔵していないので、必然的に PCI コントローラは外付けになります。


PCI バスシステムでは、バスマスタデバイスがホスト CPU のメインメモリ領域に直接アクセスすることで、CPU 負荷を軽減したデータ転送を可能にします。正確には、バスマスタデバイスがイニシエータ、PCI ホストコントローラがターゲットとなり、PCI ホストコントローラがメインメモリにアクセスすることになります。

SH-4 にも SDRAM コントローラが内蔵されているので、それを使って SO-DIMM の SDRAM を制御することも可能です.しかし、この方法では SH-4 以外のデバイスが SDRAM にアクセス

〔表 2〕SH-4のバスステートコントローラのレジスタ

名 称	略 称	R/W	初期値	P4アドレス	エリア7アドレス	アクセスサイズ
バスコントロールレジスタ1	BCR1	R/W	0000_0000h	FF80_0000h	1F80_0000h	32
バスコントロールレジスタ2	BCR2	R/W	3FFCh	FF80_0004h	1F80_0004h	16
バスコントロールレジスタ3	BCR3	R/W	ooooh	FF80_0050h	1F80_0050h	16
バスコントロールレジスタ4	BCR4	R/W	0000_0000h	FFoA_ooFoh	1FoA_ooFoh	32
ウェイトコントロールレジスタ1	WCR1	R/W	7777_7777h	FF80_0008h	1F80_0008h	32
ウェイトコントロールレジスタ2	WCR2	R/W	FFFE_EFFFh	FF80_000Ch	1F80_000Ch	32
ウェイトコントロールレジスタ3	WCR3	R/W	0777_7777h	FF80_0010h	1F80_0010h	32

〔図9〕プロセッサボードの構成



することが難しくなります. つまりバスマスタがメインメモリに対してアクセスできなくなるのです.


そこで SDRAM コントローラも外付けで用意し、CPU からの アクセスと PCI バスマスタからのアクセスの両方に対応できる ようにするわけです。

そこで、**図9**のように FPGA を中心に置き、CPU、SDRAM、PCI をそれぞれ FPGA と直結する構成にしました。また、このCPU とメモリ、PCI ホストコントローラの部分までを PCI ハー

〔写真1〕プロセッサボードの外観



〔写真2〕市販マイクロATX筐体に実装したようす



フサイズの1枚のボードに実装し、これをプロセッサボードと呼ぶことにします。実際のI/O機能は、第3章で説明しますが、PCIバックプレーンを使ってPCIスロットを装備し、そこにPCIボードを差し込むようにしてシステムを構成します。

写真1にプロセッサボードの外観を示します。写真1を見ると、コンパクトフラッシュソケットやIDEコネクタなどが見えますが、これらは別の目的で使用するためのもので、今回のシステムでは使用できません。

写真 2に、プロローグに掲載したマイクロ ATX 筐体の中を拡大した写真を示します。市販のマイクロ ATX 筐体に、第 3 章で紹介する PCI バックプレーンを固定し(ネジ穴の位置が合わないので、一部筐体を加工した)、PCI スロットに各ボードを実装しています。

写真3にPCIバックプレーンにプロセッサボードや各種インターフェースPCIボードを実装したときの最小構成システムの外観を示します。3.5インチHDDの上に載っている小基板は、第5章で解説するキーボード&マウスコントローラのためのマイコンボードです。

• フラッシュメモリの配置

SH-4のブート用であるフラッシュメモリは、FPGAのI/Oピン数の関係から、**図9**に示すようにアドレスバスをCPUから配線し、その他の制御線およびデータバスはFPGAと接続しています。よって、フラッシュメモリをアクセスするには、SH-4が標準バスモードで動作しなければなりません。MPXバスモードでの対処法は後述します。

• メモリマップ

表3にプロセッサボードのメモリマップを示します。SH-4は リセット直後、物理アドレス 0000_0000h から命令を読み込み、実行をはじめます。内部的にはP2 領域からアクセスするので、 $A000_0000h$ のアドレスとなります。いずれにせよ、エリア0 の 先頭アドレスからアクセスをはじめることになります。

SH-4のリセット解除直後の起動は,68000シリーズなどのようにリセットベクタを読み込むような動作はせず,そのアドレスから直接命令を読み込もうとします.よって,必然的にエリ

〔写真3〕最小構成時のシステムの外観



アoにはROM を配置しておくことになります.

しかし今回は、RAMを最大 256M バイト搭載することを考えています。メモリマップ的に、エリア 0 を ROM に、エリア 1 ~ 4 の合計 256M バイトを RAM に割り当てるという方法もありますが、それではあまりにも中途半端です。ここは 20n 乗アドレスの単位からメモリをマップしたいところです。

● エリア 0 のバンク切り替え

そこで、ハードウェアリセット時は、エリア o にもエリア 6 と同じ空間をマッピングし、先頭部分に ROM を配置します。リセット直後エリア o で ROM を読み込み、バスの最低限の初期化を行った後、エリア 6 にジャンプするようにします。エリア 6 にジャンプしたら、エリア o のバンク切り替えレジスタを操作し、エリア o を RAM に切り替えます。

ただし、すでに説明したように、すべてのエリアを標準バスモードで使う場合は問題ありませんが、MPXの場合には、そのままでは直接フラッシュメモリをアクセスすることができません。

そこで MPX バスモードで使うときには、FPGA 内部のメモリブロックを使い、そこにフラッシュメモリから RAM にデータを 転送するサブプログラムを置いて実行することで対処します.

エリア 0 を MPX バスモードで使い、残りのエリアを標準バスモードで、またはその逆で使うというバターンはあまり想定していません(正確には全体を MPX バスモードで使う場合は、フラッシュメモリから RAM への転送する間は前者の動作になるが)。すでに説明したように、エリア 0 ~ 3 までを連続した RAM 領域として使うことを想定しているので、エリア 0 とエリア 1 の間でバスの動作モードが異なると、標準バスモードと MPX バスモードの両方に対応したローカルバスコントローラが必要になるからです。

● SH-4 の割り込みシステム

SH-4 には、 $\overline{IRL}[3\sim0]$ までの4本のマスク可能な通常の外部割り込み入力と、1本のマスク不可能な割り込み (NMI) 入力があります。本システムでは NMI は将来の拡張用に、ピンヘッダを用意して外部からの接続を可能にしておきました。

4本の割り込み入力はレベルを示し、 $\overline{IRL}[3 \sim 0]$ がすべて"H"レベルの場合はレベル0で割り込みなしの状態と見なされ、すべて"L"レベルの場合はレベル15で最上位(NMIよりは下)レベルの割り込みとなります。

また外部に二つから四つの割り込み出力デバイスがある場合、ハードウェアを簡略化するために、4本の IRL にそれぞれのデバイスからの割り込み出力信号を接続する使い方も可能です。

• ホストコントローラからの割り込み出力

今回は**図9**で示したように、CPUと FPGA を直結しているので、CPUに対して直接的に割り込みを出力するのは FPGA のみとなります。そこで4本の IRL をそのまま FPGA に接続し、FPGA 内部に IRL レベルレジスタを用意することで、任意の割り込みレベルで CPU に対して割り込みを出力できる構成にします。

〔表 3〕プロセッサボードのメモリマップ

エリア	物理アドレス	論理アドレス(P2 領域)	名 称	容 量 (バイト)
0	0000_0000h ~	A000_0000h ~	SDRAM/ フラッシュメモリ	64M
1~3	0400_0000h ~	A400_0000h ~	SDRAM	192M
4~5	1000_0000h ~	B000_0000h	PCIバス メモリ空間	128M
	1800_0000h ~	B800_0000h ~	フラッシュメモリ	16M
	1900_0000h ~	B900_0000h ~	(予約)	16M
6	1A00_0000h ~	BA00_0000h ~	PCI I/O 空間 ウィンドウ	16M
	1B00_0000h ~ 1BFF_FFFFh	BBoo_ooooh ~ BBFF_FFFFh	各種制御レジスタ 空間	16M

また本システムでは、メインメモリ以外のリソースをすべて PCIバス空間に接続するようにするので、割り込みの発生源に なるものは、PCIバス関連しかありません。実質的に PCIバス コントローラからの割り込みが SH-4 に出力されることになります。PCIバスコントローラの割り込みについては、第3章を参照してください。

3

ローカルバスコントローラの設計例

今回のシステムでは CPU の信号線をすべて FPGA に直結しているので、SH-4 から FPGA へのアクセス要求を制御しなければ、後述の SDRAM コントローラや PCI バスコントローラなどとも、いっさいデータの受け渡しができません。

ここでは、FPGA 内部に読み書き可能なレジスタを1本用意し、このレジスタに対するSH-4からのライトサイクル時とリードサイクル時の応答を確実に行うバスコントローラの設計を行ってみましょう。

● ローカルバスコントローラ仕様

本章ではこれから続く章のはじまりとなる,最低限必要な SH-4のバスコントローラの設計を行います。まず SH-4の外部バスの動作確認のために、次のような仕様のバスコントローラを作成してみましょう。

- SH-4 のバスクロックに同期した完全同期設計
- ●32 ビット/標準バスモードと64 ビット/MPX バスモード対応
- ●バス幅と同一の1本のリード/ライト可能なレジスタを実装
- SH-4からのアクセスは BS信号によりバスサイクルの開始を 検出して内部処理を行う
- レジスタはエリアo空間に実装する
- SH-4のバスクロックに同期してRDYピンを駆動するハンドシェイク機能をもつ
- シングル転送のみ対応サンプルの VHDL ソースをリスト1(章末)に示します。

〔表 4〕64 ビットバス幅時のデータアライメント

動	作				データ	タバス		_	
アクセス サイズ	アドレス	D63~56	D ₅₅ ~48	D47~40	D39~32	D31~24	D23~16	D15~8	D7~0
	8 <i>n</i>	データ7~0	_	_	_	_	_	_	_
	8n+1	_	データ7~0	_	_	_	_	_	_
	8n+2	_	_	データ7~0	_	_	_	_	_
バイト	8n+3	_	_	_	データ7~0	_	_	_	_
	8 <i>n</i> +4	_	_	_	_	データ7~0	_	_	_
	8n+5	_	_	_	_	_	データ7~0	_	_
	8 <i>n</i> +6	_	_	_	_	_	_	データ7~0	_
	8n+7	_	_	_	_	_	_	_	データ7~0
	8 <i>n</i>	データ 15~8	データ 7~0	_	_	_	_	_	_
ワード	8n+2	_	_	データ 15~8	データ 7~0	_	_	_	_
12-1	8 <i>n</i> +4	_	_	_	_	データ 15~8	データ 7~0	_	_
	8 <i>n</i> +6	_	_	-	_	_	_	データ 15~8	データ 7~0
ロング	8 <i>n</i>	データ 31~24	データ 23~16	データ 15~8	データ 7~0	_	_	_	_
ワード	8 <i>n</i> +4	_	_	_	_	データ 31~24	データ 23~16	データ 15~8	データ 7~0
クワッド ワード	8 <i>n</i>	データ 63~56	データ 55~48	データ 47~40	データ 39~32	データ 31~24	データ 23~16	データ 15~8	データ 7~0

(a) ビッグエンディアン時

51.	16.					a- 0				
動	作		データバス							
アクセス サイズ	アドレス	D63~56	D ₅₅ ~ 48	D47~40	D39~32	D31 ~ 24	D23~16	D15~8	D7~0	
	8 <i>n</i>	_	_	_	_	_	_	_	データ7~0	
	8n+1	_	-	_	_	_	-	データ7~0	_	
	8n+2	_		_	_	_	データ 7~0	_	_	
バイト	8 <i>n</i> +3	_	_	_	_	データァ~o	_	_	_	
' '	8 <i>n</i> +4	_	_	_	データ7~0	_	_	_	_	
	8 <i>n</i> +5	_	_	データ7~0	_	_	_	_	_	
	8 <i>n</i> +6	_	データ7~0	_	_	_	_	_		
	8n+7	データ7~0	_	_	_	_	_	_	_	
	8 <i>n</i>	_	_	_	_	_	_	データ 15~8	データ 7~0	
ワード	8n+2	_	_	_	_	データ 15~8	データ 7~0	_	_	
	8 <i>n</i> +4	_	_	データ 15~8	データ 7~0	_	_	_	_	
	8 <i>n</i> +6	データ 15~8	データ 7~0	_	_	_	_	データ 15~8	データ 7~0	
ロング	8 <i>n</i>					データ 31~24	データ 23~16	データ 15~8	データ 7~0	
ワード	8 <i>n</i> +4	データ 31~24	データ 23~16	データ 15~8	データ 7~0	_	_	_	_	
クワッド ワード	8 <i>n</i>	データ 63~56	データ 55~48	データ 47~40	データ 39~32	データ 31~24	データ 23~16	データ 15~8	データ 7~0	

(**b**) リトルエンディアン時

• 設計上の留意点

バスサイクル開始時にまず行わなければならないことは、BS がアサートされたときに、SH-4から出力されたアドレスとアク セスサイズを取り出して保持することです.

この部分はソースコードの中で、クロックの立ち上がりエッ ジごとに BS 信号をサンプルして、SH-4 からの各信号ラインか ら以下の信号を生成しています.

- ●アドレスバス: A[63:00]の下位 26 ビットを取り出して ADRS [25:00] とする. さらに $\overline{CS}[6:0]$ より ADRS [28:26]を生成する
- ●アクセスサイズ: A [63:61] の 3 ビットを取り出して SIZE [2:0]とする

- ●アクセスエリア: CS [6:0]を保持して hold_CS [6:0]信号とする
- ●アクセス方向: RD/WRを保持して, hold_R_nW とする
- ●バイトイネーブル:転送サイズとアドレスバス A[2:0]から アクセスのあるバイト位置を特定する

ここで取り出したアドレス値やバイトイネーブルは、FPGA 内部のレジスタへのライトサイクル時に必要な信号です。とく にバイトイネーブルは、標準バスモードではバイト制御 SRAM モードを使うと SH-4がバイト単位で出力してくれるのですが、 MPX バスモードではアクセスサイズ信号として出力されるので そのままでは使えません。MPX バスモードの場合は、バイト単 位のアクセスはバスコントローラ側の責任でサポートしなけれ ばなりません。

もう一つの注意点は、エンディアンの扱いです。SH-4 はリセット時にビックエンディアンかリトルエンディアンのどちらかに設定して使用します。動作途中でエンディアンを変えることはできません。

表 4 に 64 ビットバス時のデータアライメントを示します. ビッグエンディアンのときはデータバスの上位ビット側から, リトルエンディアンのときはデータバスの下位ビット側からアドレスをカウントします.

ちなみに、SH-4の CPU コアは 32 ビットなので、CPU のロード/ストア命令では**表 4** にあるクワッドワードアクセスは発生しません。 これは内蔵の DMA コントローラで、1 ワードのサイズを 64 ビットとしたときに発生します。

• 動作説明

ここでは 64 ビット MPX バスモードでの動作について説明します.

MPX バスモードでは、まずバスサイクルの始まりを表す $\overline{\text{BS}}$ のアサート (と $\overline{\text{FRAME}}$ のアサート)時をアドレスフェーズ、2 クロック目以降がデータフェーズと呼びます。

まず1クロック目のアドレスフェーズで、 \overline{BS} のアサートをサンプルした立ち上がりエッジで、FPGA内部のADRS[28:00] (アドレス保持レジスタ) やサイズ値保持レジスタ、アクセス方向レジスタなどを保持しています。

そして、2クロック目のデータフェーズに入った段階では、まだ FPGA 内部の TEST_REG(値を保持するテストレジスタ) へのアクセスは行いません。このタイミングで、1クロック前に保持したアドレスレジスタ (ADRS [2:0]) やアクセスサイズレジスタ (SIZE [2:0]) から、FPGA 内部の PBE [7:0] (バイトイネーブル信号) を生成しています。

3クロック目には、FPGA内部で「アクセスアドレス」、「バイトイネーブル」、「アクセス方向」の情報すべてがそろうので、ここでライトサイクルであれば、バス上の64ビットデータをFPGA内部のテストレジスタに取り込みます。

リードサイクルであれば出力ポートにテストレジスタの値を セットし、同時にデータバスの出力イネーブル信号をアサート してデータバスを有効にします.

 \overline{RDY} 信号のアサートはこの 3 クロック目に行います。そしてアサートする期間は 1 クロック分のみです。すると SH-4 は次の 4 クロック目で \overline{RDY} をサンプルし,5 クロック目でバスサイクルを完了します。リードサイクルであればこの 5 クロック目のバスサイクルの完了時点で,データバス上に出力されているデータを SH-4 内部に取り込みます。FPGA 側ではこのタイミングでデータバスをドライブを開放(ハイインピーダンス処理)します。

ライトサイクルであれば、SH-4はこのタイミングまでデータ バスのデータを出力し続けます。FPGA側はすでに書き込みデ ータを取り込んでいるので、何もすることはありません。

• CPU にウェイトをかけるには

この例は、FPGA内部に用意したテストレジスタが、いつでも応答できるレジスタだったので、CPUのアクセス開始から何クロック目で何をして、次のクロックで何をする......という動作が決定できます。

しかし、これが SDRAM などの DRAM だとどうでしょうか、 DRAM には内容を保持するためのリフレッシュという動作が必要です。 CPU が DRAM をアクセスしようとしたときにリフレッシュ中だった場合、 DRAM は CPU のアクセスにすぐには応答できません。この場合はリフレッシュが終了するまで、 CPU を待たせなければなりません。 CPU を待たせるには、 $\overline{\text{RDY}}$ をアサートするタイミングを遅らせることで調整します。

● 本格的なローカルバスコントローラ

より本格的な SH-4 ローカルバスコントローラについて説明します. SH-4 ローカルバスコントローラと SDRAM コントローラ間の入出力ポートの仕様を示します.

CLK :動作クロックRST :システムリセッ

• RST :システムリセット

PA [28:00] :プロセッサアドレスラインPDI [31:00] :プロセッサデータ入力バッファ

PDO[31:00]:プロセッサデータ出力レジスタ

PRD/WR : リード/ライト転送方向信号

PBE[7:0] :バイトイネーブルTS :転送開始要求信号

TA : アクセス完了応答信号

このインターフェースを実現するためには、SH-4によってドライブされた各制御線から、アドレスバス、ライトデータ、バイトイネーブルなどとともに、メインメモリへのアクセスの場合は SDRAM コントローラに対する転送開始要求と、SDRAM コントローラからのアクセス完了応答信号を生成する必要があります。

TS信号(Transfer Start: 転送開始要求)をアサートすることで、アクセス先の SDRAM コントローラを起動します。この信号は SH-4の \overline{CS} [6:0] などのうち、SDRAM をマッピングしたエリアのチップセレクト信号をそのまま使ったほうが便利でしょう。第2章では 256M バイトの空間を SDRAM メモリとして

使いたかったため、エリア0からエリア3までのをTS信号のアサートのために使うことにしました。

TS信号は、筆者が設計した SDRAM コントローラの仕様では 1 クロックの期間アサートするだけでいいようにしています (ちょうど SH-4の \overline{BS} 信号と同じ仕様)が、世の中に出回っている多数の IP コアでは、チップセレクトは転送完了になるまで出し続けるように要求するものが多いようです。

汎用的に使えるものを考えるため、ここではとくに筆者が設計した SDRAM コントローラだけにこだわらず、TS はTA がアサートされるまで出し続けるような仕様にしました。

また、もう一つの TA 信号 (Transfer Acknowledge: アクセス完了応答信号) については、この信号がアサートされたことで、SH-4側へ \overline{RDY} 信号を出すことになります。本誌で想定したSDRAM コントローラの仕様では、ライトサイクル時に TA がアサートされたら SDRAM にライトサイクルが無事に発行されたことを示し、リードサイクル時に TA がアサートされたらその時点で PDO[31:00] バスには読み出したデータがセットされていることを表します。

ただし、SH-4の $R\overline{DY}$ 信号の認識とバスアクセス完了のタイミングに注意してください。SH-4は $R\overline{DY}$ 信号のアサートをサンプルした次のクロックでバスサイクルを終了し、リードサイクルであればデータバス上のデータを取り込みます。よってSDRAMコントローラからは、データ出力と同時にTAがアサートされて転送完了を表していますが、SH-4へのPDO[31:00]の出力は、 $R\overline{DY}$ をアサートしても、さらに1クロック期間だけはデータバスをドライブしなければなりません。

まとめ

バスアクセスの動作をステートマシンで制御するは常道です. しかし多少複雑な動作をするバスになると,ステートマシンが 複雑になってくるのは避けられません.また64ビット幅のデー タをレジスタにロードするには,VHDLでは単純に,

TEST_REG(63 downto 0) <= SH_D(63 downto 0); と記述しますが、これを、バス制御の中のどのステートの段階 でロードするのかを理解しやすいように、ステートマシンの中に 記述してしまうと、長大なレジスタをステートマシン内で制御 するため、ファンアウト(信号線の接続先)が多いために、配線 による遅延時間が膨大になり、なかなか高速で動作してくれな いという問題に突き当たります。

そこで筆者のところでは、ステートマシンをできるだけ小さく分割したり、サイズの大きなレジスタはステートマシンの外に出し、さらにいくつかに分割しています。そしてステートマシン中から制御する数ビットの内部信号線にしたがってリード/ライト制御させるなどの方法を使っています。

このような最適化をすることで、今回のこの同じ基板で同じ グレードの FPGA で、SH-4のローカルバスを 100MHz で動作さ せています。

最近の論理合成エンジンはかなり賢くなってきているとはいえ、そこまでの最適化はなかなかしてくれません。採用するデバイスのマクロセルの構造を考えて、その構造で最適な入力数になるようにHDLソースを記述する段階から分割して記述するなど、人間による最適化の手間をかけないと、100MHzや133MHzといったクロックで動作する回路は実現できません。また、そのようなソースは、ステート動作の全体が追いにくい、読みにくいソースになってしまうこともあります。

もちろん、コストがかかることを承知で、もっと高速に動作するグレードの高いデバイスを使えば、何も考えずに記述しても 100MHz に達します。しかし、安いデバイスを使って少しでも速い回路を実現するには、まだまだそれなりの苦労とノウハウが必要になります。

参考文献

- 1) TECH I Vol.1『SuperH プロセッサ』, CQ 出版(株)
- 2) 『SH7750 シリーズ ハードウェアマニュアル』第6版, (株) 日立製作所

いくら・まさみ 来栖川電工有限会社

〔リスト 1〕SH-4 用ローカルバスコントローラの VHDL ソース(一部)

```
sync nPBS
                                                                                                 : std logic ;
library IEEE:
                                                                        signal
use IEEE.STD LOGIC 1164.ALL:
                                                                        signal
                                                                                  sync nPCS
                                                                                                 : std logic vector(6 downto 0);
use IEEE.STD LOGIC ARITH.ALL;
                                                                                  sync nPFRAME
                                                                                                 : std logic :
                                                                        signal
use IEEE.STD LOGIC UNSIGNED.ALL;
                                                                                                     : std logic ;
                                                                        signal
                                                                                  sync PR nW
                                                                                                 : std logic vector(7 downto 0);
                                                                        signal
                                                                                  sync nPWE
entity HORNET64 is
                                                                                  sync PAD
                                                                                                 : std logic vector(63 downto 0);
                                                                        signal
   port (
                              ~中略~
   ):
                                                                                                  ~中略~
                                                                        signal
                                                                                  PAD O Port
end HORNET64 :
                                                                                                : std logic vector(63 downto 0);
                                                                                  PAD O Reg
                                                                        signal
                                                                                                 : std logic vector(63 downto 0) ;
                                                                                  nPREADY O Port : std logic ;
architecture Behavioral of HORNET64 is
                                                                        signal
                                                                                  PAD O OEN node: std logic;
                                                                        signal
                                                                                  PAD 0 OEN Port: std logic vector(63 downto 0);
   signal
             nRST
                       : std logic ;
                                                                        signal
             pRST
   signal
                       : std logic
   signal
                            : std logic ;
             OpCLK
                                                                    component MPXSDRAMC is
```

[リスト 1] SH-4 用ローカルバスコントローラの VHDL ソース(一部)(つづき)

```
port (
-- ******** SH4 bus interface ******** --
                                                                             PAD(i) <= PAD 0 reg(i) when PAD 0 OEN Port(i) = '1'
                    : in std logic ;
         BUSCLK
                                                                         end generate :
                        : in std logic ;
         nRESET
                                                                         PAD I
PAD O
                                                                         SDRAMC CS equ : process ( OpCLK, nRST )
                       : in std logic vector(63 downto 0);
                       : out std logic vector(63 downto 0);
: out std logic;
         PAD O OEN
                                                                            if ( nRST = '0' ) then
                                                                                 SDRAMC CS <= '0' :
                                                                            elsif ( OpCLK'event and OpCLK = '1' ) then
if ( nPBS = '0' and nPCS(3 downto 0) /= "1111" ) then
SDRAMC CS <= '1' ;
                  : in std logic ;
                   : in std logic vector(3 downto 0);
                                             -- area chipselect.
         n PERAME
                        : in std logic ;
-- Access start
                                                                                      SDRAMC CS <= '0' :
                      : in std logic ;
                                                                                  end if :
        PR nW
                 : in std logic vector(7 downto 0);
                                                                             end if :
                                               -- write byte enable.
                                                                        end process
         SDRAMC CS: in std logic;
         nPREADY : out std logic ;
                                                                        pready Equ : process ( OnCLK nPBS nRST )
                                       -- READY* output.
                                        -- 0 : READY / 1 : WAIT
                                                                            if (nRST = '0') then
                                                                                 nPREADY <= '0';
    -- **** SDRAM signals **** --
                                                                             elce
        PAD MA : out std logic vector(13 downto 0) ;
                                                                                 if ( nPBS = '0' ) then
                                        -- SDRAM address.
                                                                                      nPREADY <= '1';
                                                                                  elsif ( OpCLK'event and OpCLK = '1' ) then
                                        -- RAS-Adrs : MA[10:00]
                                        -- CAS-Adrs : MA[07:00]
                                                                                    if ( nPREADY O Port = '0' ) then nPREADY <= '0';
         PAD MBA
                      : out std logic vector( 1 downto 0) ;
                                        -- BANK address.
                                                                                       end if :
         PAD MD
                      : inout std logic vector(63 downto 0) :
                                                                                  end if :
                                                                            end if ;

        PAD nMCS : out
        std logic ;
        -- CS*

        PAD nMRAS : out
        std logic ;
        -- RAS*

        PAD nMCAS : out
        std logic ;
        -- CAS*

        PAD nMWE : out
        std logic ;
        -- WE*

                                                                         end process ;
                                                                        uSDRAMC : MPXSDRAMC
         PAD DQM
                       : out std logic vector( 7 downto 0) ;
                                                                          port map (
                                                                              - **** BUS I/F signals **** --
                                                          -- DQM[7:0]
                                                                               BUSCLK -> OpCLK ,
    -- **** For DEBUG function **** --
        SDRAMC Status : out std logic vector(15 downto 0)
                                                                                 nRESET => nRST
                                                                                  PAD I => sync PAD ,
PAD O => PAD O Port ,
end component:
                                                                                  PAD O OEN => PAD O OEN node ,
             SDRAMC CS : std logic ;
    signal
    signal SDRAMC Status : std logic vector(15 downto 0);
                                                                                            => sync nPBS
                                                                                            => sync nPCS(3 downto 0) ,
                                                                                  nPCS
                                                                                  nPFRAME => sync nPFRAME ,
                                                                                  PR nW
                                                                                           => sync PR nW ,
                                                                                           => sync nPWE ,
                               ~中略~
                                                                                  nPWE
                                                                                  SDRAMC CS => SDRAMC CS
SH4IF Sync : process ( OpCLK )
                                                                                  nPREADY => nPREADY O Port ,
begin
                                                                             -- **** SDRAM I/F **** --
   if ( OpCLK'event and OpCLK = '1' ) then
                                                                                 PAD MA => MA,
PAD MBA => MBA,
PAD MD => MD,
        sync nPBS <= nPBS ;
sync nPCS <= nPCS
         sync nPFRAME <= nPFRAME ;
         sync nPWE <= nPWE ;
sync PR nW <= PP
sync PAD <= PAD ;
                             <= PR nW :
                                                                                  PAD nMCS => nMCS ,
                                                                                  PAD nMRAS => nMRAS ,
                                                                                                                      -- RAS*
                                                                                  PAD nMCAS => nMCAS ,
                                                                                                                      -- CAS*
    end if :
                                                                                  PAD nMWE => nMWE ,
PAD DQM => DQM ,
end process ;
                                                                                                                      -- DQM[7:0]
                                                                             -- **** SDRAM I/F **** --
PAD Output equ : process ( OpCLK )
                                                                                 SDRAMC Status => SDRAMC Status
   if ( OpCLK'event and OpCLK = '1' ) then
        PAD O reg <= PAD O Port ;
    end if ;
end process ;
                                                                         -- For debug mode
PAD OEN Egul : process ( OpCLK, nRST )
                                                                                            <= Opclk ;
begin
   if (nRST = '0') then
                                                                                          <= SDRAMC Status(0) ;
<= SDRAMC Status(1) ;</pre>
                                                                             IOD(0)
        PAD 0 OEN node2 <= ( others => '0' ) ;
                                                                             IOD(1)
    elsif ( OpCLK' event and OpCLK = '1' ) then
                                                                                           <= SDRAMC Status(2) :</pre>
                                                                            TOD(2)
                                                                                           <= SDRAMC Status(3) ;
                                                                            TOD (3)
        u4 : for i in 0 to 7 loop
             PAD O OEN node2(i) <= PAD O OEN node;
                                                                                           <= nPREADY2 ; -- SDRAMC Status(4) ;</pre>
                                                                             IOD(4)
                                           1=>8 bus width translate
                                                                                            <= SDRAMC Status(5);
                                                                             IOD(5)
         end loop ;
                                                                             IOD(6)
                                                                                           <= SDRAMC Status(6) :
   end if ;
                                                                                            <= SDRAMC Status(7)
                                                                            TOD (7)
                                                                            IOD(15 downto 8) <= nPWE(7 downto 0) :
end process :
u6 : for i in 0 to 63 generate
```

第2章

メインメモリとして SDRAM SO-DIMM を実装する

SDRAMコントローラの 設計/製作

井倉将実

ホスト CPU である SH-4 には SDRAM コントローラも内蔵されている。しかし、今回は SDRAM 制御方法を学習するという点と、PCI バスマスタ対応システムを実現するという 2 点から、SDRAM コントローラを外付けで実現する。SDRAM デバイスおよび SO-DIMM の構成や動作を解説したあと、FPGA で SDRAM コントローラを実現する。

(編集部)

はじめに

第1章で述べたように、SH-4はチップセレクト信号で選択される空間が七つあり、各エリアは最大64Mバイトの空間があります。つまりSH-4は、外部に最大448Mバイトの物理アドレス空間をもつことになります。

今回の特集のために設計したシステムでは、この空間のうち 前半の 256M バイト、エリア 0 からエリア 3 までの 4 エリアをメインメモリとして割り当て、SDRAM を配置する RAM 領域として確保します。

この SDRAM コントローラは、前章で解説した SH-4 ローカルバスコントローラや次章で解説する PCI ホストコントローラとともに、ホストコントローラである FPGA に実装します.

この章ではSDRAMメモリデバイスそのもの、およびそれを モジュール化したSO-DIMMの構造や使い方、そしてそれを応 用したSDRAMコントローラの設計方法を解説します。



● SDRAM の内部ブロック

図1に、一般的な PC100 対応、つまりクロック周波数 100M Hz 対応の、2M ビット×4バンク×16 ビット構成の 128M ビット SDRAM (HY57V1291620TC-8:旧 HYUNDAI、現 hynix)の内部構造を示します。

SDRAM 以前に使われていた通常の DRAM (以降, 非同期 DRAM)では, 一つのメモリブロックが一つのアドレスバスやセンスアンプに接続されていましたが, SDRAM の場合は 128M ビットのメモリであるにもかかわらず, 内部的には 32M ビットのメモリが四つ入ったイメージになります.

また図中の左側にある"ステートマシン"とは、外部からのクロックに同期して複数の制御線を解釈し、動作を決定するコントローラです。つまり内部に高性能なコントローラが内蔵され

た複数バンクのメモリセルをもつ DRAM モジュールというのが SDRAM のイメージです。

複数バンクに分割されているので、コマンドによるアクセス方式により、バンクごとに独立したコントロールが可能です。よって非同期 DRAM と比べてバンクごとにインターリーブ動作が可能になり、見かけ上のデータ転送能力を向上させることができます

各信号線の意味

SDRAM には非同期 DRAM と似た名称の信号線や、新たに追加された信号線が存在します。SDRAM の各信号線について説明します

▶ CLK(クロック)/**CKE**(クロックイネーブル)

CLK 信号は SDRAM を動作させるための基準クロックで、すべての制御信号線はこのクロックの立ち上がりエッジで内部に取り込まれ、デコードされて動作が決定します。


CKE信号はクロックイネーブル信号で、SDRAM内部のロジックに対してクロックが有効であることを指示する信号線です。SDRAMは低消費電力動作をサポートしていて、CKE信号を"H"にアサートしている間はCLK信号に有効なクロックを供給する必要があります。CKE信号をCKE信号が"L"にネゲートすると、SDRAMはスリープ(待機モード)に入り、低消費電力モードに移行するので、クロック供給を停止することができます。スリープモードから復帰するには、CKEに"H"をアサートするより少なくとも3クロック前からCLK信号を印可する必要があります。

▶ ADRS[n](アドレスバス)/DQ[n]:データバス

ADRS [n] はアドレスバスで、メモリの読み書き時には行(ロウアドレス) と列(カラムアドレス) を与えるアドレスバスです、非同期 DRAM と同様に、二つのアドレスは時分割(マルチプレクス) されて、CLK 信号の立ち上がりエッジに同期して SDRAM に入力します。

また、SDRAMの動作の部分で説明する"モード設定"という

〔図1〕代表的な SDRAM の内部ブロック図



SDRAM 固有の動作では、SDRAM の動作方法を指定する信号 線として利用されます。

DO[n]はデータバスで、ワード幅の分だけビット数があります。

▶ BA[n](バンクアドレス)

ブロック図からもわかるとおり、SDRAM はいくつかのメモリプロックが集まって一つのメモリチップとして機能します。バンクアドレス信号は、要求されたオペレーションがどのメモリブロックに対して発行するかを指定するときに利用されます。たとえば、 $\mathbf{図1}$ にある $\mathbf{4}$ バンクのうちバンク $\mathbf{1}$ に対しての読み出しを指定する場合には、 $\mathbf{BA}[\mathbf{1}:\mathbf{0}]$ に \mathbf{i} 0 $\mathbf{1}$ "を指定します。

▼ CS (チップセレクト)

デバイスのセレクト信号です。RAS/CAS/WE信号はCSがアサートされているときに有効で、クロックの立ち上がりエッジで内部コントローラに取り込まれます。通常のDRAMと同じように、チップセレクト信号がアサートされていない場合においては、CLK/CKE信号以外の入力は無視されます。

▶ RAS (バンクセレクト/ロウアドレスストローブ)

非同期 DRAM の \overline{RAS} (ロウアドレスストローブ)としての使い方としては、BA[n]によってバンクアドレスで指定されたメモリバンクのうち、どのロウアドレスを有効にするかを指定する際に利用されます.

また、 $\overline{RAS}/\overline{CAS}/\overline{WE}$ の組み合わせによって、リフレッシュ 要求や内部モードレジスタへのアクセス要求、バースト転送中 のバーストアボート要求、プリチャージなどのさまざまな動作 を決定します(さまざまな機能の詳細については後述).

▶ CAS (カラムアドレスストローブ)

非同期 DRAM の \overline{CAS} (カラムアドレスストローブ)としての使い方としては、まずはじめに BA[n]と \overline{RAS} によってメモリバンク/ロウアドレスが指定され、その後にカラムアドレスを指定する際に利用されます。

SDRAM の場合、連続したデータ転送 (バースト転送) を行う場合には、はじめの 1 ワード目のロウ/カラムアドレスを指定するだけで、あとは CLK が入るたびに SDRAM 動作モードレジスタに指定されたデータ転送長分だけデータの読み書きが行われます。 非同期 DRAM のスタティックカラムモードの変則的なものと考えることもできます。

また \overline{RAS} と同様に、 $\overline{RAS}/\overline{CAS}/\overline{WE}$ の組み合わせによってカラムアドレスストローブ以外にも使われます。

▶ WE(ライトイネーブル)

メモリアクセスの際、 $\overline{\text{CAS}}$ のアサートと同時に $\overline{\text{WE}}$ もアサートされていると、現在のメモリアクセスは書き込みサイクルであると認識され、指定されたメモリバンク/ロウ/カラムアドレスが示すメモリセルにデータが書き込まれます。 当然のことながら、 $\overline{\text{WE}}$ がネゲートされているのであればメモリアクセスは読み出しサイクルとして扱われ、 $\overline{\text{DQ}}[n]$ (データバス)からデータが出力されます。

 $\overline{\text{CAS}}$ と同じく $_{1}$ ワード目のデータ転送時だけに $\overline{\text{WE}}$ がアサートされていれば、以降はモードレジスタで指定された転送デー

タ長分だけ内部で書き込みサイクルが発生します.

▶ DQMB (データマスク制御)

一般的な SDRAM のデータ幅構成は 8/16/32 ビット幅です. メモリアクセスはバイト単位でも行うので、必要なバイト位置を 指示するための信号として DQMB が使われます。 DQMB 信号 は8 ビット単位で用意されています。 つまり 8 ビット幅 SDRAM デバイスの場合は1本、16 ビット幅 SDRAM の場合は2本、32 ビット幅 SDRAM の場合は4本の DQMB 制御線が存在します。

• SDRAM の基本的な動作

SDRAMの基本的な動作タイミングを**図2**に、SDRAMへのコマンドを**表1**に示します。SDRAMはクロック(CLK)に同期してコマンドを与える形式のメモリであり、制御信号線やアドレス信号線はすべてCLK信号に同期しています。

SDRAM のアクセス手順は、まずアクセスするメモリバンクとロウアドレスを有効(アクティブバンクコマンド)にして、次にアクセス先カラムアドレスとデータの転送方向を与える方式(アクセスコマンド)が基本になります。同一メモリバンク内で他のロウアドレスをアクセスするには、いったんバンクをクローズして(プリチャージコマンド)再度アクティブバンクを発行し

ます。


プリチャージコマンドを別途与えるのが面倒な場合には、プリチャージ付きリード/ライトコマンドを発行すれば、データ転送終了時に内部で自動的にプリチャージが行われます。


図2を見ればわかるように、いったんアクティブにしたバンク/ロウアドレスに対して、連続したデータ転送時には再度アクティブを行う必要はありません。そして SDRAM の場合は4ワード、8ワード、そしてカラムアドレス幅分のデータ転送長であるフルページバースト転送によるデータ転送を行うことが可能です。

SDRAM のスペックで CL値というものがあります. CL値とは、CAS-Latency の略で、SDRAM 内のシーケンサがアクセスコマンドを認識してから何クロック目で読み出しデータが確定するかを示すものです。データの書き込み時には影響ありません.

図2(b)の例でもわかるとおり、CL値が2のSDRAMの場合、 $\overline{\text{CAS}}$ がアサートされたアクセスコマンドをCLKの立ち上がりエッジで取り込んでから読み出しデータが出力されるには2クロックかかっています。そして3クロック目には2ワード目の値が、4クロック目には3ワード目の値,最後に5クロック目には4ワード目の値が出力され、次のクロックでハイインピーダンス

〔図 2〕SDRAM の動作波形





〔表 1〕 SDRAM のコマンド

コマンド	シンボル	CKE	CS	RAS	CAS	WE	BA	AP	ADRS
コマンド無視	DESL	" H "	" H "	х	x	x	x	X	х
ノーオペレーション	NOP	" H "	" L "	" H "	" H "	" H "	x	х	х
バーストストップ	BST	" H "	" L "	" H "	" H "	" L "	X	X	x
カラムアドレスセット/リードコマンド	READ	" H "	" L "	" H "	" L "	" H "	V	" L "	CAS
オートプリチャージ付きリード	READA	" H "	" L "	" H "	" L "	" H "	V	" H "	CAS
カラムアドレスセット/ライトコマンド	WRIT	" H "	" L "	" H "	" L "	" L "	V	" L "	CAS
オートプリチャージ付きライト	WRITA	" H "	" L "	" H "	" L "	" L "	V	" H "	CAS
アクティブバンク/ロウアドレスセット	ACTV	" H "	" L "	" L "	" H "	" H "	V	V	RAS
対象バンクのプリチャージ	PRE	" H "	" L "	" L "	" H "	" L "	V	" L "	x
全バンクプリチャージ	PALL	" H "	" L "	" L "	" H "	" L "	x	" H "	x
リフレッシュ	REF/SELF	" H "	" L "	" L "	" L "	" H "	X	x	x
モードレジスタセット	MRS	" H "	" L "	" L "	" L "	" L "	V	V	V

 \overline{CAS} : カラムアドレス [8:0], \overline{RAS} : ロウアドレス [11:0], V: 有効データ, x: Don t care

状態に移行します.

すなわち、CL=2のSDRAM デバイスをコントロールする場合は、CASアサートから2クロック後の立ち上がりエッジで取り込んだデータが、確定した1ワード目のデータということになります。同時にSDRAM はこのクロックエッジで2ワード目データに出力ピンのドライブを切り替えるというわけです。

• SO-DIMMとは

DRAMを複数実装し、パソコンなどにおけるメモリの交換/増設を容易にするものとして、SIMMやDIMMといったメモリモジュールがあります。今回は実装スペースなどの関係から、サイズの小さなメモリモジュールが必要です。そこで、ノートパソコンなどで使われている144ピンSO-DIMMを採用しました。

写真 1 に SO-DIMM の外観を、図 3 に寸法図を、表 2 にピン配置を示します。SO-DIMM はさきほど説明した SDRAM メモリを複数個基板上に実装したものです。クロックラインや \overline{RAS} / \overline{CAS} / \overline{WE} などの信号線を共通化し、データバス幅を 64 ビット (ECC 付きの場合は 72 ビット) としたメモリモジュールです。もちろんバイト単位でデータの読み書きが行えるように、DQMB [7:0] 信号が用意されています。

また CB[n] は ECC 用の情報を保持するビットで、ECC 対応のモジュールにだけ実装されています。 $\overline{S}[n]$ は SDRAM の \overline{CS} に接続されています。


● SO-DIMM の構造

SO-DIMMメモリはノートパソコン用のメモリとして広く使われており、さまざまなメーカー製のものが秋葉原などでも容易

〔写真 1〕SO-DIMM 外観



〔図 3〕SO-DIMM の外形寸法例



に入手できます。また 64M/128M/256M バイト,最近では 1 枚 で 512M バイトや 1G バイトの SO-DIMM もあるようです。同じ 容量のモジュールなのに,実装されているデバイスの数が違う ものも見うけられます。

SDRAMにはデータバス幅が 8/16/32 ビットの各種があるので、64 ビット幅にするにはその分だけ並列に並べなければなりません。さらにモジュールは表面と裏面が使えるので、たとえば16 ビット幅の SDRAM を表面だけに四つ並べて 64 M バイト [図 4(a)]、裏面に同様に並べて 128 M バイト [図 4(a)] という構成も可能です。この図 4 の例では、表面と裏面を選択する信号が \overline{S} [n]で、これをバンクセレクト信号と呼びます。これは、使う制御線の構成や本数が変わってくることを意味します。容量の違いは単純にアドレス線の上位が増えているだけではありません。


よって汎用メモリコントローラは、SO-DIMMの仕様にあわせて制御方法を動的に変更する必要があります。システムは人間の

〔表 2〕SO-DIMM のピン配置

前面ピン	信号名	背面ピン	信号名
1	V_{SS}	2	$V_{\it SS}$
3	DQo	4	DQ32
5	DQ1	6	DQ33
7	DQ2	8	DQ34
9	DQ3	10	DQ35
11	V_{DD}	12	V_{DD}
13	DQ4	14	DQ36
15	DQ5	16	DQ37
17	DQ6	18	DQ38
19	DQ7	20	DQ39
21	$V_{\it SS}$	22	V_{SS}
23	DQMBo	24	DQMB4
25	DQMB1	26	DQMB5
27	V_{DD}	28	V_{DD}
29	Ao	30	Аз
31	Aı	32	A4
33	A2	34	A5
35	$V_{\it SS}$	36	V_{SS}
37	DQ8	38	DQ40
39	DQ9	40	DQ41
41	DQ10	42	DQ42
43	DQ11	44	DQ43
45	V_{DD}	46	V_{DD}
47	DQ12	48	DQ44
49	DQ13	50	DQ45
51	DQ14	52	DQ46
53	DQ15	54	DQ47
55	$V_{\it SS}$	56	V_{SS}
57	СВо	58	CB4
59	CB1	60	CB ₅
61	CKo	62	CKE0
63	V_{DD}	64	V_{DD}
65	RAS	66	\overline{CAS}
67	WĒ	68	CKE1
69	So	70	A12
71	\$1	72	A13

計画				
75 V _{SS} 76 V _{SS} 77 CB2 78 CB6 79 CB3 80 CB7 81 V _{DD} 82 V _{DD} 83 DQ16 84 DQ49 85 DQ17 86 DQ49 87 DQ18 88 DQ50 89 DQ19 90 DQ51 91 V _{SS} 92 V _{SS} 93 DQ20 94 DQ52 95 DQ21 96 DQ53 97 DQ22 98 DQ54 99 DQ23 100 DQ55 101 V _{DD} 102 V _{DD} 103 A6 104 A7 105 A8 106 BA0 107 V _{SS} 108 V _{SS} 109 A9 110 BA1 111 A10/AP 112 A11 113 V _{DD} 114		信号名		信号名
77 $CB2$ 78 $CB6$ 79 $CB3$ 80 $CB7$ 81 V_{DD} 82 V_{DD} 83 $DQ16$ 84 $DQ48$ 85 $DQ17$ 86 $DQ49$ 87 $DQ18$ 88 $DQ50$ 89 $DQ19$ 90 $DQ51$ 91 V_{SS} 92 V_{SS} 93 $DQ20$ 94 $DQ52$ 95 $DQ21$ 96 $DQ53$ 97 $DQ22$ 98 $DQ54$ 99 $DQ23$ 100 $DQ55$ 101 V_{DD} 102 V_{DD} 103 $A6$ 104 $A7$ 105 $A8$ 106 $BA0$ 107 V_{SS} 108 V_{SS} 109 $A9$ 110 $BA1$ 111 $A10/AP$ 112 $A11$ 113 <td>73</td> <td>NU</td> <td>74</td> <td>CK1</td>	73	NU	74	CK1
79 CB3 80 CB7 81 V _{DD} 82 V _{DD} 83 DQ16 84 DQ49 87 DQ18 88 DQ50 89 DQ19 90 DQ51 91 V _{SS} 92 V _{SS} 93 DQ20 94 DQ52 95 DQ21 96 DQ53 97 DQ22 98 DQ54 99 DQ23 100 DQ55 101 V _{DD} 102 V _{DD} 103 A6 104 A7 105 A8 106 BA0 107 V _{SS} 108 V _{SS} 109 A9 110 BA1 111 A10/AP 112 A11 113 V _{DD} 114 V _{DD} 115 DQMB2 116 DQMB6 117 DQMB3 118 DQMB7 119 V _{SS}	75	V_{SS}	76	$V_{\it SS}$
81 V _{DD} 82 V _{DD} 83 DQ16 84 DQ48 85 DQ17 86 DQ49 87 DQ18 88 DQ50 89 DQ19 90 DQ51 91 V _{SS} 92 V _{SS} 93 DQ20 94 DQ52 95 DQ21 96 DQ53 97 DQ22 98 DQ54 99 DQ23 100 DQ55 101 V _{DD} 102 V _{DD} 103 A6 104 A7 105 A8 106 BA0 107 V _{SS} 108 V _{SS} 109 A9 110 BA1 111 A10/AP 112 A11 113 V _{DD} 114 V _{DD} 115 DQMB2 116 DQMB6 117 DQMB3 118 DQMB7 119 V _{SS} <t< td=""><td>77</td><td>CB2</td><td>78</td><td>CB6</td></t<>	77	CB2	78	CB6
83 DQ16 84 DQ48 85 DQ17 86 DQ49 87 DQ18 88 DQ50 89 DQ19 90 DQ51 91 Vss 92 Vss 93 DQ20 94 DQ52 95 DQ21 96 DQ53 97 DQ22 98 DQ54 99 DQ23 100 DQ55 101 VDD 102 VDD 103 A6 104 A7 105 A8 106 BA0 107 Vss 108 Vss 109 A9 110 BA1 111 A10/AP 112 A11 113 VDD 114 VDD 115 DQMB2 116 DQMB6 117 DQMB3 118 DQMB7 119 Vss 120 Vss 121 DQ24 122	79	СВ3	80	CB7
85 DQ17 86 DQ49 87 DQ18 88 DQ50 89 DQ19 90 DQ51 91 Vss 92 Vss 93 DQ20 94 DQ52 95 DQ21 96 DQ53 97 DQ22 98 DQ54 99 DQ23 100 DQ55 101 VDD 102 VDD 103 A6 104 A7 105 A8 106 BA0 107 Vss 108 Vss 109 A9 110 BA1 111 A10/AP 112 A11 113 VDD 114 VDD 115 DQMB2 116 DQMB6 117 DQMB3 118 DQMB7 119 Vss 120 Vss 121 DQ24 122 DQ56 123 DQ25 124	81	V_{DD}	82	V_{DD}
87 DQ18 88 DQ50 89 DQ19 90 DQ51 91 Vss 92 Vss 93 DQ20 94 DQ52 95 DQ21 96 DQ53 97 DQ22 98 DQ54 99 DQ23 100 DQ55 101 VDD 102 VDD 103 A6 104 A7 105 A8 106 BA0 107 Vss 108 Vss 109 A9 110 BA1 111 A10/AP 112 A11 113 VDD 114 VDD 115 DQMB2 116 DQMB6 117 DQMB3 118 DQMB7 119 Vss 120 Vss 121 DQ24 122 DQ56 123 DQ25 124 DQ57 125 DQ26 126	83	DQ16	84	DQ48
89 DQ19 90 DQ51 91 V _{SS} 92 V _{SS} 93 DQ20 94 DQ52 95 DQ21 96 DQ53 97 DQ22 98 DQ54 99 DQ23 100 DQ55 101 V _{DD} 102 V _{DD} 103 A6 104 A7 105 A8 106 BA0 107 V _{SS} 108 V _{SS} 109 A9 110 BA1 111 A10/AP 112 A11 113 V _{DD} 114 V _{DD} 115 DQMB2 116 DQMB6 117 DQMB3 118 DQMB7 119 V _{SS} 120 V _{SS} 121 DQ24 122 DQ56 123 DQ25 124 DQ57 125 DQ26 126 DQ58 127 DQ27	85	DQ17	86	DQ49
91 V_{SS} 92 V_{SS} 93 DQ20 94 DQ52 95 DQ21 96 DQ53 97 DQ22 98 DQ54 99 DQ23 100 DQ55 101 V_{DD} 102 V_{DD} 103 A6 104 A7 105 A8 106 BA0 107 V_{SS} 108 V_{SS} 109 A9 110 BA1 111 A10/AP 112 A11 113 V_{DD} 114 V_{DD} 115 DQMB2 116 DQMB6 117 DQMB3 118 DQMB7 119 V_{SS} 120 V_{SS} 121 DQ44 122 DQ56 123 DQ25 124 DQ57 125 DQ26 126 DQ58 127 DQ27 128 DQ59 1	87	DQ18	88	DQ50
93 DQ20 94 DQ52 95 DQ21 96 DQ53 97 DQ22 98 DQ54 99 DQ23 100 DQ55 101 VDD 102 VDD 103 A6 104 A7 105 A8 106 BA0 107 VSS 108 VSS 109 A9 110 BA1 111 A10/AP 112 A11 113 VDD 114 VDD 115 DQMB2 116 DQMB6 117 DQMB3 118 DQMB7 119 VSS 120 VSS 121 DQ44 122 DQ56 123 DQ24 122 DQ56 125 DQ26 126 DQ58 127 DQ27 128 DQ59 129 VDD 130 VDD 131 DQ28 132 <td>89</td> <td>DQ19</td> <td>90</td> <td>DQ51</td>	89	DQ19	90	DQ51
95 DQ21 96 DQ53 97 DQ22 98 DQ54 99 DQ23 100 DQ55 101 V_{DD} 102 V_{DD} 103 A6 104 A7 105 A8 106 BA0 107 V_{SS} 108 V_{SS} 109 A9 110 BA1 111 A10/AP 112 A11 113 V_{DD} 114 V_{DD} 115 DQMB2 116 DQMB6 117 DQMB3 118 DQMB7 119 V_{SS} 120 V_{SS} 121 DQ44 122 DQ56 123 DQ25 124 DQ57 125 DQ26 126 DQ58 127 DQ27 128 DQ59 129 V_{DD} 130 V_{DD} 131 DQ28 132 DQ60 <	91	V_{SS}	92	$V_{\it SS}$
97 DQ22 98 DQ54 99 DQ23 100 DQ55 101 V_{DD} 102 V_{DD} 103 A6 104 A7 105 A8 106 BA0 107 V_{SS} 108 V_{SS} 109 A9 110 BA1 111 A10/AP 112 A11 113 V_{DD} 114 V_{DD} 115 DQMB2 116 DQMB6 117 DQMB3 118 DQMB7 119 V_{SS} 120 V_{SS} 121 DQ44 122 DQ56 123 DQ25 124 DQ57 125 DQ26 126 DQ58 127 DQ27 128 DQ59 129 V_{DD} 130 V_{DD} 131 DQ28 132 DQ60 133 DQ29 134 DQ61	93	DQ20	94	DQ52
$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	95	DQ21	96	DQ53
101 V_{DD} 102 V_{DD} 103 A6 104 A7 105 A8 106 BA0 107 V_{SS} 108 V_{SS} 109 A9 110 BA1 111 A10/AP 112 A11 113 V_{DD} 114 V_{DD} 115 DQMB2 116 DQMB6 117 DQMB3 118 DQMB7 119 V_{SS} 120 V_{SS} 121 DQ24 122 DQ56 123 DQ25 124 DQ57 125 DQ26 126 DQ58 127 DQ27 128 DQ59 129 V_{DD} 130 V_{DD} 131 DQ28 132 DQ60 133 DQ29 134 DQ61 135 DQ30 136 DQ62 137 DQ31 138 DQ63	97	DQ22	98	DQ54
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	99	DQ23	100	DQ55
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	101	V_{DD}	102	V_{DD}
107 V _{SS} 108 V _{SS} 109 A9 110 BA1 111 A10/AP 112 A11 113 V _{DD} 114 V _{DD} 115 DQMB2 116 DQMB6 117 DQMB3 118 DQMB7 119 V _{SS} 120 V _{SS} 121 DQ24 122 DQ56 123 DQ25 124 DQ57 125 DQ26 126 DQ58 127 DQ27 128 DQ59 129 V _{DD} 130 V _{DD} 131 DQ28 132 DQ60 133 DQ29 134 DQ61 135 DQ30 136 DQ62 137 DQ31 138 DQ63 139 V _{SS} 140 V _{SS} 141 SDA 142 SCL	103	A6	104	A7
109 A9 110 BA1 111 A10/AP 112 A11 113 V_{DD} 114 V_{DD} 115 DQMB2 116 DQMB6 117 DQMB3 118 DQMB7 119 V_{SS} 120 V_{SS} 121 DQ24 122 DQ56 123 DQ25 124 DQ57 125 DQ26 126 DQ58 127 DQ27 128 DQ59 129 V_{DD} 130 V_{DD} 131 DQ28 132 DQ60 133 DQ29 134 DQ61 135 DQ30 136 DQ62 137 DQ31 138 DQ63 139 V_{SS} 140 V_{SS} 141 SDA 142 SCL	105	A8	106	BAo
$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	107	V_{SS}	108	$V_{\it SS}$
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	109	A9	110	BA1
115 DQMB2 116 DQMB6 117 DQMB3 118 DQMB7 119 V_{SS} 120 V_{SS} 121 DQ24 122 DQ56 123 DQ25 124 DQ57 125 DQ26 126 DQ58 127 DQ27 128 DQ59 129 V_{DD} 130 V_{DD} 131 DQ28 132 DQ60 133 DQ29 134 DQ61 135 DQ30 136 DQ62 137 DQ31 138 DQ63 139 V_{SS} 140 V_{SS} 141 SDA 142 SCL	111	A10/AP	112	A11
117 DQMB3 118 DQMB7 119 V_{SS} 120 V_{SS} 121 DQ24 122 DQ56 123 DQ25 124 DQ57 125 DQ26 126 DQ58 127 DQ27 128 DQ59 129 V_{DD} 130 V_{DD} 131 DQ28 132 DQ60 133 DQ29 134 DQ61 135 DQ30 136 DQ62 137 DQ31 138 DQ63 139 V_{SS} 140 V_{SS} 141 SDA 142 SCL	113	V_{DD}	114	V_{DD}
$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	115	DQMB2	116	DQMB6
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	117	DQMB3	118	
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	119	$V_{\it SS}$	120	$V_{\it SS}$
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	121	DQ24	122	DQ56
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	123	DQ25	124	DQ57
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	125	DQ26	126	DQ58
131 DQ28 132 DQ60 133 DQ29 134 DQ61 135 DQ30 136 DQ62 137 DQ31 138 DQ63 139 V _{SS} 140 V _{SS} 141 SDA 142 SCL	127	DQ27	128	DQ59
133 DQ29 134 DQ61 135 DQ30 136 DQ62 137 DQ31 138 DQ63 139 V _{SS} 140 V _{SS} 141 SDA 142 SCL	129	V_{DD}	130	V_{DD}
135 DQ30 136 DQ62 137 DQ31 138 DQ63 139 V _{SS} 140 V _{SS} 141 SDA 142 SCL	131	DQ28	132	DQ60
137 DQ31 138 DQ63 139 V _{SS} 140 V _{SS} 141 SDA 142 SCL	133	DQ29	134	DQ61
139 V _{SS} 140 V _{SS} 141 SDA 142 SCL	135	DQ30	136	DQ62
141 SDA 142 SCL	137	DQ31	138	
	139		140	$V_{\it SS}$
$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	141		142	
	143	V_{DD}	144	V_{DD}

「図 4〕 SO-DIMM のデバイス実装例



S[1] **S**[0] CS CS DQ DQ DQ[15:0] -CS CS DO[31:16] DO DQ CS CS DQ DQ DQ[47:32] -CS CS DQ[63:48] -DO DO (b) 2バンク構成128Mバイト

ようにパッケージ上の型番などを見ることはできないので、その ままではモジュールの容量や構成を識別することはできません。

● メモリの素性を格納するメモリ~ SPD ~

そこで SO-DIMM では、自身の仕様情報を保持した ROM を必ず 1 個実装しています。これを SPD (Serial Presence Detect) ROM と呼びます。SPD はフィリプスが権利を保有する I²C と呼ばれる 2 線式シリアル通信方式を採用した 8 ピンのシリアル ROM であり、この中にメモリモジュールに関するさまざまなデータが書き込まれております。

これらのデータは大別すると、SO-DIMMの仕様、実装されているSDRAMの仕様、各社独自のデータに分類されます.

ここで、エルピーダの 256M バイト/2 バンク構成の SO-DIMM EBS26UC6APS を例にとって解説をしましょう。これは 32M ワード× 64 ビット× 2 バンクという構成で、モジュール上には EDS2516APTA (256M ビット SDRAM) が 8 個実装されています。このモジュールの SPD に書かれている情報から、そのメモリモジュールのメモリ容量を割り出す場合、次の情報を取得します。まず、SO-DIMM の仕様から、

+03h: RASアドレス幅= 13 ビット

+04h: CASアドレス幅=gビット

+05h:モジュールバンク数=2バンク

+06h:メモリデータバス幅= 64ビット

次にSDRAMの仕様から,

+17h: SDRAM バンク数= 4 バンク

これにより、このメモリモジュールの総メモリ容量は、

 2^{RAS} 幅× 2^{CAS} 幅×バンク数× SDRAMバンク数× 8(64ビット)

= 268435456 バイト= 256M バイト

で計算できます。また、+31hの各バンクのメモリ容量数と+05hのモジュールバンク数を掛けても総容量は出てきます。

さらに SDRAM の仕様として、CL(クロックレイテンシ) 値や

 t_{RCD} (RAS to CAS ディレイ)などの固有パラメータもわかります.

+18h: CL = 2もしくは3

+29h: t_{RCD} = 15ns, または16ns

+30h : $t_{RP} = 45$ ns, \$ \(\) \(

+32h/+34h:入力信号のセットアップ時間

+33h/+35h:入力信号のホールド時間

これらのデータから、そのメモリモジュールの素性が判定でき、SDRAM メモリコントローラの仕様を決めることができます.

なお、SPDのフォーマットは 168 ピンの DIMM でも同様です.

● 汎用的なメモリコントローラ

PC/AT 互換機などに搭載されているチップセットの SDRAM コントローラはかなり汎用的に作られており、BIOS の初期化中に SPD を読み出して RAS/CAS 幅、CL値や t_{RP} などの情報を取得し、チップセットの SDRAM コントローラをセットアップしていきます。こうすることで、64M バイトでも 1G バイトでも、また同・容量でバンク数が異なる場合であっても対応することが可能になります。

より具体的な例として、同じ 256M バイトの容量で 1 バンク構成と 2 バンク構成という二つの SO-DIMM を例にして、アドレスセットアップ部分についての回路を構成した場合を説明します。まず 1 バンク構成の SO-DIMM (EBS25EC8APSA:エルピーダ) の場合は、

- ●モジュールバンク数=1
- ●RASアドレス幅= 13 ビット
- ●CASアドレス幅= 10 ビット
- •メモリ自身のバンク数=4バンク(これはBA[1:0]にあたる)

2 バンク構成の SO-DIMM (EBS26UC6APS:同)の場合は、

- ●モジュールバンク数=2
- ●RASアドレス幅= 13 ビット
- ●CASアドレス幅=gビット

2

・メモリ自身のバンク数=4バンク(これはBA[1:0]にあたる)

となります。

1バンク構成のメモリの場合は、 $\overline{S}[0]$ 信号のみがメモリに接続されており、2バンク構成のメモリの場合にはバンク1に $\overline{S}[0]$ が、バンク2に $\overline{S}[1]$ が接続されていて、それぞれ選択されるというわけです。

次は、RAS/CASアドレスとメモリ自身のバンクアドレスの割り当てです。

- ●RASアドレスには同一本数の13本
- CASアドレスは1バンク構成品,2バンク構成品ともに9本までは共通
- ●バンク数により CAS のアドレス 1 本がかわる このようなルールに当てはめ、筆者流にアドレスを割り当てた 例は次のようになります。
 - ●64 ビット幅なので A [02:00] は未使用
 - ●A[11:03]をCAS[08:00]に割り当てる
 - ●A[24:12]をRAS[12:00]に割り当てる
 - ●A[26:25]をBA[1:0]に割り当てる

以上はどちらも共通で、

- •1バンク構成のときは A[27] を CAS[09] にして、 $\overline{S}[0]$ は 常時アサート (メモリアクセスのある時のみアサート)
- ullet 2 バンク構成のときは A[27] を $\overline{S}[0]$ に、A[27] の反転を $\overline{S}[1]$ に割り当てる

(LSB 側が A[00], MSB アドレス側が A[31] とする) としてみました。アドレス範囲も A[27:00] の 28 ビット長ですから、正しく 256 M バイトの空間が使われていることになります。

PC/AT 互換機などに搭載されている汎用的な SDRAM メモリコントローラは、ここで説明したことを、下は数 +M バイトから上は G バイトオーダまでの間のさまざまなメモリで対応しているのです。

分けて二つあります.

まず一つは、SPDに使われているシリアル通信方式が、フィリップスの特許を採用したものであり、このアクセスを行う回路を FPGA などにハードウェアとして実装する場合、そのつどフィリップスに確認を取らなければならないとされています。残念ながら自由に使ってよいという仕様ではないのです。

次にコントローラをプログラマブルに設計するということは、回路規模が大きくなることを意味します。 さらに FPGA では、出力段が多段のセレクタ/マルチプレクサ構成になってしまい、信号の遅延時間が大きくなってきます。これはそのまま、高速動作させることが難しくなることを意味します(\mathbf{Z} 5).

とくに今回は、理解しやすい SDRAM コントローラという意味から、最適化に関しては考慮せずに VHDL ソースコードを記述しています。また、採用した FPGA も、スピードグレード的に最高速のデバイスではありません。これを論理合成ツールと配置配線ツールの最適化だけで、100MHz クロックで動作させることはできません。

• SDRAM コントローラの仕様

そこで今回は、64M バイトまたは 128M バイトの容量の SO-DIMM に限定して設計することにしました。正確には、ちょう ど**図4** で示した、1 バンク構成の 64M バイト SO-DIMM、または 2 バンク構成の 128M バイト SO-DIMM とします。

SH-4からは 32 ビット通常バスモード,また 64 ビット MPX モードでアクセスされても,いったん前章で解説したローカルバスコントローラがアクセスを受け取り, \overline{CS} [6:0] (エリアチップセレクト信号) をみて,内部ロジック用にリード/ライト方向やアドレス情報、バイトイネーブル情報を生成しています.

SH-4 が出力するアドレス情報は A [25] までの最大 64M バイト領域です。よって、これ以上の容量を扱うには7 本あるチップセレクトを使用して、そこから上位アドレスを生成しています。

2 SDRAM コントローラの設計


今回設計したSDRAM コントローラは、読者のみなさんに理解しやすいよう、多少冗長なコードになるのを承知で設計しているため、メモリアクセス性能は正直いってかなり劣るコントローラです。しかし、まずはSDRAMの基本的な制御方法をマスタするのが第一歩です。

実装する FPGA は、Spartan-II/200-5FG456C(ザイリンクス)で、この SDRAMC コントローラは SH-4 の外部 バスクロックと同一速度で動作させます。 今回のシステムでは SH-4 の外部バスクロックを 66MHz としているので、この SDRAM コントローラも 66MHz で駆動します.

● 汎用 SDRAM コントローラの難しさ

今回設計する SDRAM コントローラは、特定の容量の SO-DIMM に限定したものとします。 その理由は大きく

〔図 5〕セレクタ/マルチプレクサ構成による遅延の増加



32 ビット通常バスモード用のバスコントローラでは、以上のような方法で生成した PA[28:00]、 R/\overline{W} 信号、ライトイネーブル信号、ならびに 32 ビットデータバスが SDRAM コントローラに接続され、転送スタートを示す TS (Transfer Start) とメモリアクセス完了を示す TA (Transfer Acknowledge) の信号でデータのやり取りを行います。

64 ビット MPX モードのバスコントローラの場合, アドレス, データバス, そして R/Wまでは同じですが, ライトイネーブル信号は, アドレスフェーズ時のアクセスアドレスとサイズから生成します. SH-4 が出力する PWBE [7:0] は, MPX モード時は使用できません. SDRAM コントローラ側からみれば, ライトイネーブルはどのような生成のされ方であろうとも関係ありませんが, MPX モードを検討している場合には, 前章に戻って, ライトイネーブルの作り方を確認してください.

ここで説明する SDRAM コントローラは、プロセッサ側からは32 ビット幅で読み書きが行われ、64 ビット幅の SO-DIMM メモリを駆動するように設計しています。**表3**に、SDRAM コントローラの入出力仕様や信号名を示します。

アドレスエンコード

さまざまな容量のモジュールに対応するためには、このアドレス割り当てが重要なポイントであるということはすでに説明

しました。今回はRAS が 12 ビット、CAS が 9 ビット、SDRAM 内のバンク構成が 4 バンクの SDRAM を実装した、モジュールバンク構成が 1 バンクの 64M バイトと、モジュールバンク構成 が 2 バンクの 128M バイトの SO-DIMM を想定しています。

図6に、今回設計するSDRAM コントローラのアドレスエンコードテーブルを示します。SO-DIMMのデータバス幅は64ビットなので、プロセッサからのアドレスバス(以下PA)の下位3ビットは使いません。バイト単位でのアクセスには、後述するDQMB信号を使います。PA[28:3]のうち下位側からCASアドレス、RASアドレス、バンク(BA)アドレス、そして最上位ビットをチップセレクトに割り当てました。

この設計で、筆者の手元にあった 1 バンク構成の 64M バイト SO-DIMM と 2 バンク構成の 128M バイト SO-DIMM の両方が、問題なくアクセスできています。

• バイトイネーブル制御

さきの SO-DIMM の構造で説明したように、SO-DIMM は 1 バイト単位で読み書きを行うことができるように、DQMB 信号が 8本 (ECC やパリティ機能付きであれば 9本. 本執筆では説明しない) 用意されており、DQMB とデータバス DQ はおのおの次のようなバイト対応になっています.

 $DQMB[7] \longleftrightarrow DQ[63:56]$

〔表3〕SDRAM コントローラの入出力仕様や信号名

RAS 幅		12 ビット		
CAS幅		9ビット		
メモリバン	ク数	4		
CL値		2		
t_{RCD}		1 クロック (16ns)		
t _{RP}		3 クロック (48ns)		
	ACTV	バンクアクティブ		
27 20 7	READA	オートプリチャージ付きリード		
サポートコマンド	WRITEA	オートプリチャージ付きライト		
	MSET	モードセット		
REFR		リフレッシュ		
バースト長		1ワードアクセスのみ		
バーストカ	式式	リードバースト不可/ライトバースト不可		

(a) 対応 SDRAM 仕様

▶ローカルバス側


CLK	動作クロック
RST	システムリセット
PA[28:00]	プロセッサアドレスライン
PDI[31:00]	プロセッサデータ入力
PDO[31:00]	プロセッサデータ出力
PR/W	リード/ライト転送方向指示
PWBE[3:0]	ライトバイトイネーブル
TS	転送スタート要求
TA	アクセス完了応答

▶ SO-DIMM/SDRAM 側

MA[12:00]	RAS/CAS 時分割アドレスライン
MDI[63:00]	メモリデータ入力
MDO [63:00]	メモリデータ出力
MCS[1:0]/MRAS/ MCAS/MWE	メモリコマンドライン
MDQM[3:0]	メモリデータマスク

(b) 入出力ポート仕様

〔図 6〕設計した SDRAM コントローラのアドレスエンコード



 $DQMB[6] \longleftrightarrow DQ[55:48]$

 $DQMB[5] \longleftrightarrow DQ[47:40]$

 $DQMB[4] \longleftrightarrow DQ[39:32]$

 $DQMB[3] \longleftrightarrow DQ[31:24]$

 $DQMB[2] \longleftrightarrow DQ[23:16]$

 $DQMB[1] \longleftrightarrow DQ[15:08]$

 $DQMB[0] \longleftrightarrow DQ[07:00]$

さらに今回、SH-4のローカルバスコントローラを 32 ビットバス幅で動作させた場合、バイトイネーブル情報は当然ながら 32 ビット幅分しか出力されてきません。そこで、64 ビット幅のメモリを 32 ビット幅ずつに割り当てなければなりません。ここでは上位側 DQ[63:32] と下位側 DQ[31:00] の二つのグループに分け、PA[2] が 0 "のときには DQ[63:32] の上位側 32 ビットを使うよう、ビッグエンディアンのルールを適用することにしています。

メモリライトアクセスのときは、64 ビットバスの上位側と下位側 32 ビットの両方にプロセッサ側のデータ PDI [31:00] をセットします。そして、PA[2] が 0 "のときには DQMB[7:4] に PWBE [3:0] (プロセッサライトイネーブル信号)をセットして、バイトイネーブル情報を位置が有効であることを示します。PA[2] が 1 "のときは DQMB[3:0] は 1 H "レベルに固定します。

前記 SDRAM の動作解説でも紹介したとおり,DQMB 信号が "L"レベルであれば,そのバイト位置は書き込み対象位置とされるので,プロセッサからのデータは上位 [63:32] データバス中のいずれかのバイト位置のみに書き込まれ,下位 [31:00] には DQMB が"H"であるために書き込みは行われません.

メモリリードサイクル時は DQMB[7:0]のすべてのバイト位置を"L"レベルに設定し、これにより 64 ビットを一気に読み出しています。そして PA[2]をみで"0"であれば DQ[63:32]をプロセッサ側への読み出しデータ出力として PDO[31:00](プロセッサ出力データバス)にセットします。同様に PA[2] が"1"であれば DQ[31:00]を PDO[31:00]にセットします。

3 SDRAM コントローラの ステートマシン


SDRAM コントローラの設計にはステートマシンを使った方法が理解しやすいでしょう。図7に設計した SDRAM コントローラの状態遷移図を、リスト1(章末)に SDRAM コントローラの VHDLソースを示します。それでは各ステートについて説明します。

アイドルステート

本ステートでは、プロセッサからのTS信号のアサートによる 転送開始要求の待ちと、リフレッシュコントローラからの Refresh_Req信号(リフレッシュサイクル発行要求)の二つを待ちます。

優先順位としてはリフレッシュサイクル発行要求のほうがプロセッサからの転送要求よりも高く、同時に両要求が発行され

〔図7〕SDRAM コントローラの状態遷移図



た場合にはリフレッシュが優先されます。この場合はモード設定ステートに遷移します。同時に、リフレッシュコントローラに対して「リフレッシュ要求を受け付けました」という意味で、Refresh_Req信号のネゲートを要求するRefresh_Clr(リフレッシュ要求応答信号)を"H"レベルにアサートします。

リフレッシュサイクルが要求されておらず,TS 信号は1 クロックしか出されないことを想定し[SH-4 の \overline{BS} (バスサイクルスタート信号)が1 クロックしか発行されないため],TS 信号と,TA が発行されるまでTS がアサートされたことを示す $hold_TS$ 信号のいずれかが"L"レベルであるとバンクアクティブステートに遷移します。

Refresh_ReqやTS/hold_TSがアサートされていない状態では、当然このステートにとどまります。以降のステートマシンの解説でも同様ですが、VHDLの場合は「それ以外の状態のとき」という状態をとくに記述しなくても同一ステート状態が保持されるので、筆者の場合は記述していません。

しかし、Verilog-HDLの場合には、これを書いておかないとステート値がオールゼロの状態にリセットされることになります。この点を注意してソースを読んでください。

● モード設定~リフレッシュ動作

SDRAM はメモリとしてアクセスを行う前に動作モード設定のコマンドを発行し、CL値やバースト転送長などを設定しなければなりません。

通常この動作は、電源が安定してから規定回数のリフレッシュを行った後に1回だけ行えばよいことなのですが、逆にいえば「規定時間を計算して」、「1回だけコマンド発行をする」という設

〔図8〕モード設定テーブル



パースト長:000=1 (シングル転送) 001=2 010=4 011=8

パーストタイプ: 0 =シーケンシャルアクセス (デフォルト) 1 =インターリーブアクセス

動作モード: 0 = 00のときのみ ライトバーストモード: 0 =ライト時もバーストする 1 =ライト時はバーストしない

計を行うほうが面倒です。そこで、今回の SDRAM コントローラではリフレッシュ動作を行うときにあわせてモードセットを行っています(図8).

Refresh_Reqのアサートによりアイドルステートから本ステートに分岐しましたが、ここでまず MSET コマンドを発行してモード設定を行います。モード設定値は SDRAM に対するアドレスバスにセットされ、 $\overline{\text{CS}}/\overline{\text{RAS}}/\overline{\text{CAS}}/\overline{\text{WE}}$ の組み合わせによる MSET コマンドの発行で、SDRAM メモリのクロックの立ち上がりに同期してメモリ側に取り込まれます。

SDRAM コントローラの動作でも説明した、CL値、バースト転送長などは、この操作によりメモリ側に設定します。

アドレスにセットするビット位置に対する値の意味は、JEDEC をはじめとして各 SDRAM メモリで共通化されていて、データシートにも記載されています。SDRAM であれば、今回紹介した設定値を使っていれば、どのようなメモリが搭載されても動きます。

モード設定ステートの次は1クロックのウェイトを入れた後,リフレッシュコマンドを発行しています。リフレッシュコマンドも,モード設定と同様に単に $\overline{CS}/\overline{RAS}/\overline{CAS}/\overline{WE}$ を規定の値にしてドライブするだけです。

ただし、リフレッシュコマンド発行後に続けてバンクアクティブ(後述のステートで解説)コマンドを発行するためには、ある一定のインターバルをとらねばなりません。この数値はSDRAMメモリのデータシートで、t_{RCA}(オートリフレッシュ周期)などと記されていて、60ns 程度の時間が必要です。この時間が経過しないとコマンドを受け付けることはできないので、本設計ではこのステートで4クロック経過後にアイドルステートに戻るようにしています。同時に、アイドルステートでアサートしておいた Refresh_Clr 信号をネゲートして、次のリフレッシュサイクルの開始をリフレッシュカウンタに指示します。

• プリチャージの必要性

余談ですが、SDRAMの場合、リフレッシュサイクルを発行する前には必ずメモリ内部の全バンクをプリチャージしておか

なければなりません. これを行わないでリフレッシュを発行する と、リードサイクル時はとくに問題はないようですが、ライトサ イクル時のデータはほぼ間違いなくデータが化けるか、書き込 み動作がされません.

プリチャージ動作というものが、ライトしたデータを正しく メモリセルに固定する……というような意味であるととらえれ ば、プリチャージの後にリフレッシュ操作が必要ということも 理解できるかと思います。

このプリチャージという操作でライトデータがメモリセルに「定着」すると考えれば、後述の「バンクアクティブ」コマンドに対して「バンククローズ」という言葉を使うと、より SDRAM の動作が理解しやすいのではないでしょうか. つまり、SDRAM のアクセスは.

バンクアクティブ→リード/ライトアクセス→プリチャージ (バンククローズ)

というアクセスで一連の動作が完了します.

逆にいえば、プリチャージを行っていないバンクは、リフレッシュサイクルを発行しないかぎり、ずっと使い続けることができるため、SDRAM の性能を引き出すためにはこのテクニックを使います。これは、第4章のグラフィクスボードの設計でのVRAMの使い方で紹介します。

本章における設計では、回路の動作を簡略化してSDRAMを動かすことを前提としているため、プリチャージ機能付きのリード/ライトコマンドの発行をしています。よって別途プリチャージという動作は必要ないので、いきなりリフレッシュを行っているというわけです。

● バンクアクティブ~ t_{RCD} ウェイト

アイドルステートからリフレッシュサイクルが要求されておらず,プロセッサからの転送開始要求が行われた状態で,本ステートに遷移されます.

本ステートでは、バンクアクティブコマンドを発行することにより、メモリアクセスを開始します。SDRAMは、リードもしくはライト動作を行う場合には、対象となるメモリバンクがアクティブ状態となっていなければならないので、本ステートが必要となります。

バンクアクティブコマンド発行時には、アドレスエンコード の節で説明した RAS アドレスラインやバンクアドレス、チップ セレクト $\overline{\text{CS}}$ [1:0]をセットし、さらに $\overline{\text{RAS}}$ を" L"レベルにアサートします。

このコマンドを1クロックのみアサートしたのち、 \overline{RAS} を"H" レベルに戻して2クロックウェイトするステートに移行します.

バンクアクティブ発行から続く READA/WRITEA コマンド 発行までには、 t_{RCS} (RAS to CAS ディレイ) というウェイトを満たすことが規定されています。これを守らないと正しくバンクアクティブが行われず、続く READA/WRITEA コマンドも有効になりません。そのためこのステートで1クロック (66MHz で16ns) のウェイトを入れているというわけです。

2

そして1クロック間ウェイトをかけた後に、読み込み/書き出 しコマンドを発行するためのステートに遷移します。

● READA/WRITEA 発行ステート

前のステートでバンクアクティブされたメモリバンクに対して、次のような動作を行います。まず、CASアドレスを出力し、メモリのアドレスバスにバスコントローラ側からの下位アドレスをセットします。次にバスコントローラ側からの PDI [31:00] (プロセッサ入力データバス)をメモリデータバス MDO [63:32]、ならびに MDO [31:00]にコピーします。ライトサイクル時であれば PA[02]を見て、PA[02]=0であれば、DQMB[7:4]に、1であれば DMQB[3:0]に PWBE[3:0]の値を設定します。リードサイクル時であれば DQMB[7:0]はすべてゼロを設定し、8バイト分すべてを読み出します。そしてデータアクセス方向を示す PR/W 信号により、READA (オートプリチャージ機能付きリードサイクル) コマンドを発行します。このコマンドを発行するとき、MA[10]信号を"H"レベルにします。

このとき、 $\overline{\text{CS}}[1:0]$ とバンクアドレスを示す BA[1:0]は、バンクアクティブ時に発行したときと同一の値を出力しなければなりません。バンクアクティブコマンドでオープンにしたバンクですが、READA/WRITEA コマンド発行時は同一バンクに対する操作になります。 $\overline{\text{CS}}[1:0]$ と BA[1:0]は,先にオープンしたバンク時に使ったのと同一でなければならないからです。バンクアクティブを発行したから,BA信号は使わなくてもいいや……というわけにはいかず,無視すると別バンクへのアクセスになってしまうので注意してください。

ところで、READA/WRITEA コマンドと READ/WRITE コマンドの唯一の違いは、 \overline{CAS} をアサートする際の \overline{MA} [10] アドレス信号の状態です。 \overline{MA} [10] が" H"レベルであれば、 \overline{CAS} と同時に発行された READ/WRITE コマンドはオートプリチャージ機能付きになり、リフレッシュサイクルを発行する際や、RAS/BA アドレスが切り替わったときに、現在オープンになっているバンクを閉じるためのプリチャージコマンドの発行を行わなくてもすみます。

逆に MA[10]が L"レベルであると、リフレッシュサイクルやバンクをまたぐアクセス時には必ずプリチャージが必要になります。しかし、それ以外のときにはバンクアクティブを行う必要がないために、ビデオ出力で使用する VRAM のような連続したアドレス時には有効です。筆者も SDRAM のアクセス用途によって使い分けています。

最後はステート分岐の記述です. PR/W を見て, リードサイクルが要求されているのであれば CL 値で設定されたデータ読み出しタイミングまで待つ, READA 処理ステートに移行します.

ライトサイクルのときはこの時点でデータ転送が完了になり、 その旨をバスコントローラに通達するために TA 信号をアサートし、同時に SDRAM コントローラとしての最終処理ステートである完了ステートに遷移します。

● READA 処理ステート

SDRAMからのデータ読み出し時には、READ/READAコマンド発行をしてからしばらくしないとデータが読み出しできません。この時間はメモリの規格として規定されているCL値で示され、たとえばCL=2の場合には、READ/READAコマンドをメモリが受け取ってから2クロック後にメモリがデータバスをドライブします。よってREADAコマンド発行時には、CL値分だけデータバスの値を内部のレジスタに取り込むのを遅らさなければなりません。

このステートでは、WCNT カウンタを用意しておき、このカウンタの値によって CL 値にあわせたクロック数をカウントしています

ステートマシンへ分岐後、まず WCNT をカウントアップします。 FPGA 内部はメモリへの制御信号ドライブより 1 クロック 先に動作が進んでいるので、CL 値が 2 であればここで 3 クロック 待ちます。もし CL 値が 3 であればこのステートで 4 クロック 待つことになります

この値だけ待ったときのデータバス上のデータをバスコントローラに返す(PDO[31:00]にセットする)ことで,正しくメモリデータを取り込めるようになります.

なお、データをセットする際には DQMB 信号生成時と同様な注意が必要です。つまり、メモリから読み出されるデータは 64 ビット長のデータですが、バスコントローラにセットするデータは 32 ビット長です。よって、ここでも PA[2]をみて、"o"であればメモリデータバスの上位 4 バイト、MDI[63:32]を PDO[31:00]にセットし、PA[2]が"1"であればメモリデータバスの下位 4 バイト、MDI[31:00]を PDO[31:00]にセットします。

次に、データをセットしたタイミングから1クロック遅れで、バスコントローラにデータ転送が完了したという旨を通知するためにTA信号をアサートします。この完了通知をバスコントローラが識別して、プロセッサ側に読み出したメモリデータを応答することになります。

ここで、読み出したデータをセットしたタイミングと同時に 完了通知をアサートしたほうが1クロック早くなり、パフォーマンスが向上しますが、今回は理解しやすいステートということ で、段階を分けて記述/設計しています。

このステートでTAのアサートを行ったと同時に、ライトサイクルと同様にSDRAMコントローラとしての最終処理ステートである完了ステートに遷移します。

● 完了ステート

SDRAM コントローラで実際にメモリのリード/ライトにかか わるステートではいちばん最後に到達するステートです.

このステートはそれまでセットした各信号のリセットを行い、 アイドルステートに戻る準備を行います.

- バスコントローラへのアクセス応答である TA 信号をネゲートする
- ●メモリアドレス/バンクアドレスをゼロに戻す

- CS / RAS / CAS / WEのすべてを"H"レベルに戻し、NOP コマ ンドを発行する
- DOMB: データマスク信号を"H"レベルに戻し、不慮のライ トを行わないようにする
- READA 発行後のステートで使用していた WCNT (ウェイト カウンタ)をオールゼロにクリアする
- •SDRAM のデータバスドライブ用出力イネーブル信号をネゲ ートし、SDRAM のデータバスをハイインピーダンス状態に する

つまり、電源投入直後の何もアクセスされていない状況に戻 す処理を行うわけです.

じつは実際には不要な処理もあります。たとえば、個々のス テートで CS/RAS/CAS/WEや DOMB 信号はすでにネゲートさ れているはずですし、MAやBAはアクセス直後の状態を出力 し続けていてもかまいません.

しかし、この完了ステートの役割はもう一つあり、ステート マシンの状態が何かの拍子に狂ってしまい、ここで紹介したス テート状態以外の値になったとき、とにもかくにもこの完了ス

〔図9〕バスのアクセス波形





(b) ロングワード(4 バイト)アクセス時

テートからアイドルステートへ復帰させたいときにも使う場合 があるのです.

通常の運用状態ではありえないことなのですが、たとえばク ロックサイクルが急峻に変動した場合や電源電圧が一時的に下 がってステートマシンが異常状態に陥ったとき, ステートマシ ンの最後に、When others 文により記述を行うことで、この完 了ステートで各信号を初期化するように指示しています. この 構文は「これ以外のステート状態に陥ったらターンアラウンド (完了ステート)に飛びなさい | というものです。

実際筆者の場合、クロックアップを行ってステートマシンの 耐性を試験する場合がありますが、ステートの読み飛ばしでこ の Others 構文が実行される場合があることを確認したことが あります。このような処理構文を使って完了ステートを利用す るという側面もあるため、リセット時と同様な処理を行ってい るのです.

リフレッシュコントローラ

最後に、DRAM 制御には必要不可欠なリフレッシュ コントローラについて説明します。リフレッシュコント ローラといっても、実際にリフレッシュ動作を制御する のは SDRAM コントローラのステートマシンに入って いるので、正確にはリフレッシュ要求を行うカウンタ群 とリクエスト信号を発行するフリップフロップをまとめ た、リフレッシュタイミングコントローラです。

回路は単なるアップカウンタで、クロックを数えてお およそ 15.6 μs を数えると Refresh_Req 信号を" H "レベ ルにアサートします. Refresh Reg 信号は、ステートマ シンがリフレッシュサイクルの要求を認識するまでアサ ートしつづけ、Refresh Clr信号の"H"アサートにより、 Refresh Req 信号とカウンタのリセットを行っています.

本来ならば、SPD に書かれたリフレッシュインター バル情報からリフレッシュ周期を算出して、動的に変更 できるアップカウンタ(ダウンカウンタでも何でもよい) を組むのが正しいのでしょうが、15.6 usより短い時間 を要求する SDRAM を筆者は見たことはないので、決 め打ちで設計しました.

余談ですが、DDRメモリでは7.8 μs/1 リフレッシュ 周期が一般的のようで、動作周波数によりカウンタ値は 変えていかなければならないため、リフレッシュコント ローラ内のカウンタはプリセット機能付きにして, CPU からリフレッシュ周期を可変できるほうが実用的だと思 います.



設計した SDRAM コントローラの動作

ここで設計した SDRAM コントローラを、第1章で

2

紹介した64ビット版ローカルバスコントローラと組み合わせて, 128MバイトSO-DIMMでテストした結果の波形を示します.

● バイト(8ビット)アクセス時の波形

図 9 (a)はアドレス 0000_0001h に 1 バイトのライトとリードを行った場合のバスの波形です。ライトサイクルでは WRITEA コマンド発行時,PA[2]が"L"レベルなので,SH-4の PWBE[3:0]信号を 64 ビット幅 SDRAM の DQMB[7:0]のうち下位側に出力し,上位側はすべて"H"レベルにします。すると結果的に,DQMB[7:0]のうち実際に書き込み動作をする DQMB[1]の 1 バイト分のみが"L"レベルになっていることがわかります。デバイスセレクトとして動作する \overline{CS} 0信号は"L"なので,SDRAMチップそのものはすべてアクティブ状態になるのですが,DQMB[1]だけがアサートされるので,実際に書き込まれるのは 1 バイト分のみになります。

リードサイクルでは、DQMB を全ビット" L"にして 64 ビット幅で読み出しているため、SDRAM データバスは READA コマンド発行後、CL=2 経過ののちにデータバスをドライブしています。

● ロングワード (32 ビット) アクセス時の波形

図 9(b)はアドレス 0000_0004h にロングワード (32 ビット) のライトとリードを行った場合のバスの波形です。今度は PA[2]が" H"レベルなので、SH-4の PWBE[3:0]信号を DQMB[7:4]に出力し、下位側はすべて" H"レベルにします。これにより 64 ビットの SDRAM のうち上位 4 バイトにデータが書き込まれます。

まとめ

以上で、SDRAM に対する基礎知識、SDRAM を応用した SO-DIMM の特徴と SPD の解説、ならびに SDRAM コントローラの設計方法を解説しました。

SDRAM の知識さえあれば、パソコンでは現在主流の DDR メモリや、その次の主流となるであろう DDR-II メモリ、また 1T-SRAM や MCRAM でも動作基本を理解することは容易になると思います。

組み込みマイコンのほとんどが SDRAM を自身でサポートしているために、このあたりは意識して設計する機会が失われていますが、ハイエンドプロセッサをどうしても使いたい場面ではチップセットや内蔵メモリコントローラの性能では仕様を満足できず、自身でカスタマイズしなければならない場面も出てくることでしょう。

さらに FPGA であればこその利点で、実際初期の SH-4 (7750/7750S) では 256M ビットの SDRAM はサポートされていない (7750R は接続可) のですが、FPGA でホストブリッジを構成しておけば、このあたりは柔軟に対応できます。

参考文献

- 井倉将実,「CPLD による SDRAM コントローラと SDRAM メモリボードの製作(前後編)」,『Interface』, 1999 年 8 月号/10 月号
- 2) 井倉将実,「SDRAM DIMM 搭載 PCI メモリボードの設計/製作(前後編)」,『Interface』, 2000 年 2 月号/3 月号

いくら・まさみ 来栖川電 口有限会社

〔リスト1〕SDRAM コントローラの VHDL ソース(一部)

```
SDRAMC Ctrl : process ( BUSCLK, nRESET )
   variable SDRAMC Current State
                                     : SDRAMC Sequensor ;
                                                             --:= SDRAMC IDLE :
                                                            --: SDRAMC IDLE :
   variable SDRAMC Next State
                                     : SDRAMC Sequensor ;
                                     : std logic vector(2 downto 0) := "000";
   variable WCNT
begin
   if ( nRESET = '0' ) then
    -- SH7750 Bus I/F
        SDRAMC Current State
                                := SDRAMC IDLE ;
        SDRAMC Next State
                                := SDRAMC IDLE :
                      <= ( others => '0' ) ;
                      <= "00" ;
        MBA
                      <= '1';
        nMCS
                                                             -- NOP コマンド発行状態にする
                       <= '1' ;
        nMRAS
                       <= '1' ;
        nMCAS
                       <= !1! .
        nMWE
                       <= ( others => '1' ) ;
        DOM
        MD O
                       <= ( others => '0' ) :
                       <= '0';
        MD O OEN
                      <= '0';
        Refresh Clr
                      := "000" :
   elsif ( BUSCLK'event and BUSCLK = '1' ) then
        MD O(63 downto 32) <= SDR WrDB :
                                                             -- 32bit CPUデータ出力
        MD O(31 downto 0) <= SDR WrDB;
                                                             -- 32bit CPU データ出力
                                                             -- 64bit SDRAMデータ出力
        ul : for i in 0 to 15 loop
```

```
cpy SDR A2(i) <= SDR A(2) ;
         if ( pHld MemData(i) = '1' ) then
              if ( cpy SDR A2(i) = '0' ) then
                                                    -- A(2)をみて.64 ビット中から選択する
              -- Capture LOWER data.
                  SDR RdDB(i*2+1 downto i*2) <= MD I(i*2+1 downto i*2 );
             0100
             -- Capture UPPER data.
                 SDR RdDB(i*2+1 downto i*2) <= MD I(i*2+33 downto i*2+32);
             end if :
         end if ;
    end loop:
-- **** ステートマシン定義 **** --
    SDRAMC Current State := SDRAMC Next State ;
    case SDRAMC Current State is
         when SDRAMC IDLE =>
            if (Refresh Req = '1' ) then -- リフレッシュサイクルだったら
Refresh Clr <= '1' ; -- リフレッシュ要求クリア
SDRAMC Next State := SDRAMC ModeSet ;
             elsif ( nTS = '0' or hold nTS = '0' ) then -- リフレッシュがこなく,MPU アクセスだったら

if ( SDR RD = '0' ) then -- (ライトサイクル時は...)

MD 0 ORN <= '1' : MD バス出力関始
                      MD O OEN <= '1' ;
                                                     MD バス出力開始
                  end if ·
                  SDRAMC Next State := SDRAMC SH RAS Assert ;
             end if :
    -- ******* SDRAM モード設定ステート ******** --
        when SDRAMC ModeSet =>
             -- モード設定コマンドの発行
             MA
                   <= "00";
                       <= SDRAM Mode ;
                                                      -- アドレスバスにコマンドを設定.
             MBA
             nMCS <= '0'; nMRAS <= '0'; nMCAS <= '0'; nMWE
                     <= ( others => '1' ) ; -- DQMはディゼーブルのこと!!
             SDRAMC Next State := SDRAMC Wait MSET2REFR1 ;
         when SDRAMC Wait MSET2REFR1 =>
             SDRAMC Next State := SDRAMC Wait MSET2REFR2 : -- 2クロック待ち
         when SDRAMC Wait MSET2REFR2 =>
             SDRAMC Next State := SDRAMC REFR ;
    -- ******* リフレッシュコマンド発行ステート ******* --
        when SDRAMC REFR =>
         -- リフレッシュコマンドの発行
            nMCS <= '0' : nMRAS
                                  <= '0'; nMCAS <= '0'; nMWE <= '1';
             SDRAMC Next State := SDRAMC Wait REFR2IDLE :
    -- ******** リフレッシュ終了処理ステート ******* --
        when SDRAMC Wait REFR2IDLE =>
             nMCS <= '1' ; nMRAS
                                   <= '1'; nMCAS <= '1'; nMWE
                                                       -- リフレッシュ要求クリア信号のリセット
             Refresh Clr <= '0';
             WCNT := WCNT + 1 :
                                                       -- 4クロック待ってから
             if ( WCNT = "100" ) then
                                                       -- 完了ステートに移行する
                  SDRAMC Next State := SDRAMC SH Turn around ;
    -- ******* パンクアクティブ操作 ******* --
        when SDRAMC SH RAS Assert =>
                                                     -- アクティブパンクコマンドを発行
           MA <= SH RAS Adrs;
MBA <= SH BANK Adrs;
             nMCS <= '0'; nMRAS <= '0'; nMCAS <= '1'; nMWE
                                                                 <= '1' :
             SDRAMC Next State := SDRAMC SH Wait tRCD :
    -- ******** tRCDパラメータ待ちステート ******* --
        when SDRAMC SH Wait tRCD =>
            MA <= SH CAS Adrs;
MBA <= SH BANK Adrs;
                                                      -- CAS アドレス出力開始
             SDRAMC Next State := SDRAMC SH Wait tRCD2 ;
         when SDRAMC SH Wait tRCD2 =>
            SDRAMC Next State := SDRAMC SH CAS Assert ;
        when SDRAMC SH CAS Assert =>
                                                       ~以下省略~
```

第3章

入出力機能拡張はすべて PCI バス上に実装する

PCIホストコントローラの 設計/製作

井倉将実

今回設計するシステムでは、各種 I/O インターフェースをすべて PCI バス上に配置するアーキテクチャを採用した. 画面表示をするにも、キーボード入力をするにも、すべて PCI バスを経由したアクセスとなる。ここでは PCI バスの基本的な動作と、システムに PCI バスを実装する場合に必須となるホスト機能について解説し、 PCI ホストコントローラを設計/製作する.

はじめに

今回のシステムでは、CPUやメモリを載せたプロセッサボードは、それ単体ではI/O機能をもっていません(写真ではコンパクトフラッシュスロットやIDEコネクタが見えるが、これは別の目的で使用するために用意したもので今回は使えない). 画面出力やキーボード入力は、すべてPCIバス経由で行うアーキテクチャを採用したからです。つまり、PCIホストコントローラがなければ手も足も出ないわけで、本システムの拡張性を左右するもっとも重要な部分です。

まず、PCIバスに関連した用語について説明し、今回設計した PCIホストコントローラの仕様、そしてイニシエータシーケンサについて解説します。誌面に余裕がないので、PCIバスにおける一般的な用語については簡潔に説明します。参考資料として、本誌増刊 TECH I Vol.3『PCIデバイス設計入門』〔参考文献1〕〕を参照してください。



PCIバスの概要

1.1 バス構成と信号

• PCIバスを搭載したシステムの構成例

図1に、PCIバスを搭載したシステムの構成例を示します。バスアクセスを発生させる主体となるデバイスのことをバスマスタと呼びます。今回設計する PCIホストコントローラとは、CPUからのアクセスを受けて PCIバス上でバスマスタとして動作する、CPUローカルバスと PCIバスをブリッジするデバイスであるともいえます。

PCIバスでは複数のバスマスタデバイスが存在できるので、マルチバスマスタシステムとも呼ばれます。しかし一つのバス上で複数のバスマスタが同時に動くことはできません。交通整理をするように、適時バスの制御権を与えていくことをバスアービ

トレーションと呼び、それを行うバスアービタは PCI バスシステムに必ず実装されます。

バスの制御権を取得して動作を開始したデバイスをイニシエータと呼びます。ある瞬間には一つのイニシエータと一つのターゲットという1対1の間(エージェント間)での転送しか行えません(一部のアクセスを除く)。

• PCIバスの信号概要

次に、PCIバスの各信号の意味を説明します.

▶ CLK(クロック)

PCIバスの動作の基準となるクロック信号です。リセットと割り込み信号以外のすべての信号は、この信号を基準として動作します。


▶ RST#(リセット)

システムの電源投入時またはシステムリセット時にアサートされる、PCIバスのリセット信号です。PCIバスクロックとは同期していません。

▶ AD[31:0](アドレス/データバス)

データバスとアドレスバスは時分割でこの32本の信号線を使います。アドレスフェーズではアドレスが、データフェーズでは

〔図1〕PCIバスを搭載したシステムの構成例



〔表1〕PCIバスコマンド

	C/BE(3:0) #		
		メモリリード	"L""H""H""L"
	リード	メモリリードライン	"H""H""H""L"
メモリ	<i>y</i> – r	メモリリード マルチプル	"H""H""L""L"
サイクル		メモリライト	"L""H""H""H"
	ライト	メモリライトアンド インバリデート	"H""H""H""H"
I/O サイクル	I/O リー	F	"L""L""H""L"
1/0 9 4 9 70	I/O ライ	F	"L""L""H""H"
コンフィグレー	コンフィ	グレーションリード	"H""L""H""L"
ションサイクル	コンフィ	グレーションライト	"H""L""H""H"
インタラプトアク	フリッジ	サイクル	"L""L""L""L"
スペシャルサイク	' ル		"L""L""H"
デュアルアドレス	サイクル		"H""H""L""H"
			"L""H""L""L"
未定義、予約コマ	. \ L*		"L""H""L""H"
小足我, 丁州コマ	"H""L""L		
			"H""L""L""H"

データが出力されます.

▶ C/BE[3:0]#(バスコマンド/バイトイネーブル)

この信号線も時分割で使われていて,アドレスフェーズでは 後述するバスコマンドが出力され,データフェーズではバイト イネーブルとして動作します.

▶ FRAME#(フレーム)

イニシエータがアクセスを開始するときにアサートします。またバースト転送中はアサートされ続けます。

IRDY#(イニシエータレディ)

イニシエータがデータ転送可能状態にあるときにアサートし ます

▶ DEVSEL#(デバイスセレクション)

アクセスを受けたターゲットがアサートし、アクセスが終了 するまでアサートし続けます.

▶ TRDY#(ターゲットレディ)

ターゲットがデータ転送可能状態にあるときアサートします. よってIRDY#とTRDY#の両方がアサートされているときにデータ転送が行われます.

▶ PAR(パリティ)

PCI バスにはバスパリティがあります。AD[31:0]と C/BE [3:0] # の合計 36 本のうち、立っているビットが偶数なら" L"、奇数なら" H"を出力します。

▶ STOP#(ストップ)

ターゲットがイニシエータに対して、アクセスを中断しても らうときにアサートする信号です。DEVSEL#やTRDY#のディアサートと組み合わせることで、アクセスの中断方法にいく つかの種類があります。

IDSEL(PCI デバイスセレクト)

コンフィグレーションサイクルのときのみ意味をもつ信号で,

コンフィグレーションサイクルのアドレスフェーズ時にこの信号が"H"だった場合は、自分が選択されていることを示します.

▶ INTA# ~ INTD#(インタラプトA~D)

PCI デバイスからの割り込み信号です。PCI の割り込みは共有可能なので、同じ信号線をいくつかの PCI デバイスで共有する場合もあります。

▶ PERR#(パリティエラー)

リードサイクルではデータを読み取るイニシエータが、ライト サイクルではデータが書き込まれるターゲットが、データフェー ズでパリティをチェックし、パリティエラーが発生したときアサ ートします。

▶ SERR#(システムエラー)

システムにとって致命的なエラーが発生したときにアサート されます. 一般的には、アドレスフェーズでパリティエラーが 発生したことを検出したらアサートします.

▶ REQ#(リクエスト)

マスタデバイスがバスの制御権をシステム(バスアービタ)に要求するときにアサートします.

▶ GNT#(グラント)

REQ#を要求しているデバイスに対し、システムがバスの使用を許可したときにアサートされます。これがアサートされて、はじめてマスタはイニシエータとしてアクセスを開始できます。これ以外にもいくつか信号がありますが、ほとんどの場合、使用することのない信号なので、ここでは説明を省略します。

• PCI バスコマンド

ISA バスなどでは、MEMR や IOWR といった制御線で、メモリリードや I/O ライトなどバスの動作を示していました。PCI バスでは**表1**に示すような PCI バスコマンドで、アクセス対象の空間や方向などを示します。

1.2 バスアクセスの開始

次にイニシエータの立場で、バスの制御権要求からバスアクセス(トランザクションと呼ぶ)の開始、そして終了までを見てみます。とくに各種エラー発生時にどのように処理するのかを重点的に解説します。


• アービトレーションフェーズ

バスの制御権要求方法については後で解説します。ここでは バスの制御権を取得できたとします。しかしバスの制御権を取 得できたからといって、ただちにトランザクションを開始できる わけではありません。まだバス上では他のデバイスによるトラン ザクションが行われている最中かもしれません。バスがアイドル 状態であるかどうかを確認する必要があります。

バスアイドル状態とは、FRAME# が" H"、IRDY# が" H"のときです。この両信号がディアサート状態であれば、バスは誰も使っていないということを示しています。

ターゲットデバイスは DEVSEL#, TRDY#, STOP# を制御 しますが, これらの信号はイニシエータデバイスがトランザク

〔図2〕トランザクションの例



ションを起こすことで動きはじめる信号なので、FRAME#や IRDY#が"H"であるならその状態は変化しません.

アドレスフェーズ

バスがアイドル状態であることを確認したら、アドレスフェ ーズを開始します、ADバスにアクセス先のアドレスを、C/BE# にバスコマンドを出力し、FRAME#をアサートします。発生さ せるトランザクションがコンフィグレーションサイクルであれ ば、特定の PCI デバイスにつながっている IDSEL 信号を"H"レ ベルにアサートします(詳細は後述).

アドレスフェーズは FRAME# をアサートした最初の1クロッ クのみです。その次のクロックからはデータフェーズに入りま す. データフェーズでは、リードサイクルであればターゲットか らのデータ受け入れ準備のために ADバスのドライブ方向を入 力に切り替え、データ入力の準備が整ったことを IRDY# をアサ ートしてターゲットに知らせます. また, ライトサイクルであれ ばターゲットへ書き込むデータを AD バスに出力し、またその データがそろったことを示すために IRDY# をアサートします.

またこのとき, そのトランザクションをシングル転送で行う 場合は、IRDY#のアサートと同時に FRAME# をディアサート します、バースト転送で行いたい場合は、FRAME#もアサート したままです.

このように、アドレスフェーズからデータフェーズへの移行、 またイニシエータレディを示す IRDY# のアサートなどは、ター ゲットの応答とは無関係に進めてかまいません。

図2がシングル転送のときの一般的なトランザクション例で す. 図からわかるように、FRAME#が1クロック期間のみアサ ートされた後、FRAME#のディアサートと同時にIRDY#をア サートしてターゲットの応答を待っています.

1.3 データ転送

データフェーズ

ターゲットが DEVSEL 応答を返し、IRDY#と TRDY# がと もにアサートされたクロックでデータ転送が成立します。シン グル転送の場合は、IRDY#をアサートするのと同時に FRAME# をディアサートします。データ転送完了後でトランザ クションの終了となります

バースト転送の場合は FRAME# もアサートし続けます。最 後のデータを転送するときに FRAME# をディアサートします. データ転送完了後でトランザクションの終了となります.

DEVSEL応答を返してくるデバイスがいなかった場合は、デ ータ転送が行われずにトランザクションの終了に入ります。さら に、データ転送途中でエラーが発生する場合もあります。エラー の内容により、適切なトランザクション終了処理が必要です。

1.4 バスアクセス終了

イニシエータロジックは、バスアービトレーションフェーズ、 アドレスフェーズ、そしてデータフェーズの三つのフェーズで一 連のトランザクションを行います.

トランザクションの終了は、トランザクションが正常に終了 した場合とエラーが発生した場合に分けられます。さらにエラ ーが発生した場合には、マスタ側にその要因がある場合と、タ ーゲット側に要因がある場合に分けられます.

正常終了でもエラー終了でも、エラー時にエラーの原因がど ちらにあったにしても、トランザクションを正しく終了(ターミ ネーション) させるのはイニシエータ側の責任です。

ターミネーション時の信号制御方法

FRAME#やIRDY#など制御信号の操作には、いくつかの決 まりがあります. FRAME#とIRDY#を同時にアサートしたり. 同時にディアサートすることはプロトコル違反になります.

すでに説明したような各種エラーを検出したからといって, FRAME# と IRDY# を同時にディアサートしてトランザクショ ンを終了させることはできません. 場合によってはダミーサイ クルとして、転送データがないにもかかわらず、IRDY#をアサ ートしなければならないこともあります.

トランザクションを終了する場合の FRAME# や IRDY# の制 御の基本ルールとしては、次のようになります。まず、FRAME#

も IRDY# もアサートしていた場合は、先に FRAME# をディアサートし、次のクロックで IRDY# をディアサートします. FRAME# をアサートし、IRDY# をディアサートしていた場合は、そのまま FRAME# をディアサートしてしまうと、いきなりバスアイドル状態を示してしまうので、FRAME# をディアサートすると同時に IRDY# をアサートし、1 クロック後に IRDY# もディアサートします.

そして、ディアサートした次のクロックで、各信号のドライブを開放します。ADバスやC/BE#は、IRDY#のドライブ開放と同時に信号のドライブを終了します。

マスタイニシエーテッドターミネーション

イニシエータ側の都合でバスサイクルを終了させる場合です。 イニシエータ側で何らかのエラーが発生した場合, またエラー なくトランザクションが完了した場合の正常終了時もこれに含まれます。

▶コンプリート

一連のバスサイクルが正常に終了した場合です。シングル転送時はすでに FRAME# がディアサートされているので、IRDY#をディアサートして完了です。バースト転送時でも、最後のデータを転送する場合は FRAME# をディアサートしているので、IRDY#をディアサートして完了です。

▶タイムアウトとプリエンプション

イニシエータは、バスアービタからバス制御権を得てバスサイクルを実行しています。しかし無制限にバスを占有してデータ転送を行えるわけではありません。もっと長時間バスを使いたい場合であっても、ほかにバスを要求しているデバイスが存在する場合は、そのデバイスにもバス制御権を与えなければなりません。

バスアービタの目的は、PCIバス上の各デバイスがデータ転送できるように、バスの制御権を各デバイスに分け与えることです。よって、複数のデバイスからバス制御権が要求されている場合は、バスアービタは現在バスを使用中のイニシエータに対してバスの制御件を与える信号をディアサートし、「ほかのデバイスがバスの制御権を要求しています。なるべく早くバスサ

イクルを完了してバスを開放してください |と伝えます。

バスの制御権を失ったデバイスは、できるだけすみやかにバスを開放しなければなりません.

▶マスタアボート

トランザクションを開始しても、該当するアドレスやバスサイクルに応答するターゲットがなかった場合の処理です。

イニシエータはトランザクションを開始しすると同時に、イニシエータ内に組み込まれているタイマを起動します。そしてPC/AT 互換機の場合には、4クロック以内にDEVSEL#応答がない場合、どのターゲットからも応答がなかったと判定してバスサイクルを終了します(図3).

より信頼性の高いバスシステムを構築する場合は、ここでバスエラーなどを発生させるのでしょうが、PCIバスの規格ではそこまでの規定はなく、コンフィグレーションレジスタのステータスレジスタにあるマスタアボート通知フラグに1をセットするとだけ規定されています。


マスタアボートにより終了した場合、ライトサイクルの場合は出力したデータを破棄すればよいのでしょうが、リードサイクルの場合は何もデータを返さないという処理でよいのでしょうか。PCIバスはPC/AT 互換機から発展してきたという歴史的経緯からか、デバイスが実装されていない領域を読み出した場合には、FFhを返すようにするのが一般的です。

たとえばコンフィグレーションサイクルでは、存在しないデバイスへのアクセスを行うことも考えられます。システム起動時にコンフィグレーションサイクルを発行し、どのようなデバイスが接続されているを検索する場合、すべてのコンフィグレーション空間に対してリードアクセスを行います。そこにデバイスが接続されていれば何らかのレジスタの値(たとえばベンダ ID やデバイス ID)が読めるでしょうが、デバイスが未接続の場合は当然マスタアボートが発生します。CPU はベンダ ID を読み出したとき、それが FFFFh だった場合は、そこにはデバイスは接続されていないと判断します。

● ターゲットイニシエーテッドターミネーション

ターゲットデバイス側の都合でバスサイクルを終了させる場

〔図3〕マスタアボート



〔表 2〕 ターゲットイニシエーテッドターミネーションの種類

転送モード	データ フェーズ	DEVSEL#	TRDY#	STOP#	状態説明
		" H "	" H "	" H "	ターゲットアイドル状態
		" H "	" L "	" L "	(ターゲットの動作としてありえない)
		" H "	" L "	" H "	(ターゲットの動作としてありえない)
シングル転送	1回目	" L "	" H "	" H "	ターゲットウェイト状態
シングル転送	1回目	" L "	" L "	" H "	1ワード転送完了. トランザクション正常終了
シングル転送	1回目	" L "	" L "	" L "	1ワード転送完了. トランザクション正常終了(実質的にディスコネクトとはみなさない)
シングル転送	1回目	" L "	"н"	" L "	リトライ. データ未転送. いったんトランザクションを終了し, 再度バス制御権を取得して, 同じアドレスでトランザクション開始
シングル転送	1回目	" H "	"н"	" L "	ターゲットアボート. データ未転送. トランザクション終了 同じアドレスでトランザクションは開始しない
バースト転送	n回目	" L "	" H "	" H "	ターゲットウェイト状態
バースト転送	n回目	" L "	" L "	" H "	1ワード転送完了. バースト転送継続
バースト転送	n回目	" L "	" L "	" L "	ディスコネクト.1ワード転送完了.バースト転送打ち切り、いったんトランザクションを終了し、再度バス制御権を取得して、次のアドレスからトランザクション開始
バースト転送	1回目	" L "	"Н"	" L "	リトライ. データ未転送. バースト転送打ち切り. いったんトランザクションを終了し、再度バス制御権を取得して、同じアドレスからトランザクション開始
バースト転送	2回目以降	" L "	"н"	" L "	ディスコネクト. データ未転送. バースト転送打ち切り. いったんトランザクションを終了し、再度バス制御権を取得して、同じアドレスからトランザクション開始
バースト転送	n回目	" H "	"Н"	" L "	ターゲットアボート. データ未転送. バースト転送打ち切り. いったんトランザクションを終了し、再度バス制御権を取得して、次のアドレスからトランザクション開始(ターゲットアボード発生アドレスがバースト転送終了アドレスならトランザクション終了)

合です。ターゲットデバイスはSTOP#をアサートして、イニシ エータに対してバスサイクルの終了を要求します.

ターゲットイニシエーテッドターミネーションの種類とそのと きの各信号の状態を表2に示します。ターゲットが制御する信 号は DEVSEL#, TRDY#, STOP# の三つです。よって八つの 状態が考えられますが、すべてディセーブル状態はバスアイド ル状態、また規格上ありえない組み合わせもあるので、組み合 わせの数は絞られます。

シングル転送とバースト転送、またバースト転送でも最初の データフェーズとそれ以降のデータフェーズでは、同じ信号状 態でも意味合いの異なるものがあるので注意してください。

▶リトライ


ターゲットが何らかの理由で、トランザクションに対して ・ 時的に対応できない場合に要求される処理です(図4). リトラ イを検出したイニシエータは、いったんトランザクションを終了 させ、PCIバスクロックで2クロック以上の間を置いてから、再 度バスの制御権を要求して、同じアドレスからトランザクショ ンを再開します.

リトライサイクルは、ターゲットデバイスが正常なバスサイク ルを受けつけた場合であっても、すぐにはデータ転送応答がで きない場合に発行される, 通常のターミネーション方法です。 よ って、イニシエータを設計する場合は、正常終了に対する応答 と同じく必須の機能です.

▶ディスコネクト

何度かデータ転送が完了した後に、何らかの理由によりデー タ転送を継続できないとき、後でトランザクションを再開して ほしい場合に要求される処理です。TRDY#がディアサートで

〔図4〕リトライのタイミング



DEVSEL# と STOP# がアサート状態ではリトライと同じです が、そのトランザクション内ですでに何度かデータフェーズが成 立した後には、ディスコネクトになります。一般的にはバース ト転送を途中で打ち切る場合によく使われます。

よって、シングル転送にディスコネクトはありません。ディス コネクトに似たようなタイミングは考えられますが、1ワードも 転送しないうちに DEVSEL# と STOP# がアサートされた場合 はリトライですし、DEVSEL#, IRDY#, STOP# がすべてアサ ートされた場合は、TRDY#がアサートされているので1ワード 分のデータ転送が完了し、シングルデータ転送が成立します。こ の場合のSTOP#のアサートは無視される形になります.

ディスコネクトには、同時にデータ転送が成立する場合とデ ータ転送をしない場合があります。データ転送をしない場合はそ のままターミネーションに入ればよいのですが、データ転送が成 立する場合は、そのデータを正しく処理しなければなりません。

図5にディスコネクト例を示します。データ転送の成立と同時にディスコネクトが要求されている例です。クロック2のタイミングでデータ転送を行います。また、ディスコネクトを検出したので、FRAME#を先にディアサートします。そして、次のクロック3でIRDY#をアサートします。クロック3の時点ではデータ転送は行いません。


▶ターゲットアボート

ターゲットアボートとは、「アクセスされた空間はたしかに自分の応答すべき空間ではあるが、そのアドレスにはアクセスしてほしくない、またはそのバスサイクルを処理できない」という場合に要求される処理です(図6).


ターゲットアボートはアクセスを拒絶する意味で通知するので、非常にクリティカルな場合に発行すべきであると考えます。 ターゲットアボードを検出したイニシエータは、同じバスサイクルを再度発生させてはなりません。また、コンフィグレーションレジスタ空間のステータスレジスタ内のターゲットアボート受信フラグを1にセットします。

なお、**表2**を見ると、ターゲットアボートは DEVSEL# と TRDY# がともにディアサート状態で、STOP# のみアサート状態と示されていますが、これは DEVSEL 応答がなく、いきなり STOP# がアサートされるという意味ではありません。あくまで DEVSEL 応答があったうえで、DEVSEL# のディアサートと同時に STOP# をアサートされた場合です。

〔図5〕ディスコネクトのタイミング



〔図6〕ターゲットアボートのタイミング




1.5 バスアービトレーションのしくみ

バスアービタの動作


PCIバスでは、バスマスタデバイスからバスアービタに対して、バスの制御権を要求する信号としてREQ#が、逆にバスアービタからバスマスタデバイスに対して、バスの制御権を与える信号をGNT#として定義されています。

図7にバスの制御権とバスの動作を示します。電源投入直後、 バス制御権がデバイスAからバスアービタへ要求されたとしま す(REO#aアサート:図7①)、バスアービタは三つのバスマス タからのリクエストを確認し、A からのみバス制御権の要求が あったことを認識します。そこでバスアービタはデバイスAに バスの制御権を与えます(GNT#aアサート:図7②), デバイス A はバスの制御権を取得したことを判定して、トランザクショ ンを開始すると同時に、バスの制御権を取り下げます(REO#a ディアサート: \mathbf{Z} **7** ③). デバイス A がバスを使っている間に、 今度はデバイスBからバスの制御権が要求されました(REO#b アサート:図7④). バスアービタはデバイス A に対してバスを 明け渡すように指示する(GNT#a ディアサート:図7⑤)ととも に、次のクロックでデバイスBに対してバスの制御権を与えま す(GNT#bアサート:図7⑥)。しかし、デバイスBはすぐには バスを使えません。デバイス A がバスを使っているからです。 バスアービタからバスの制御権を得ても、先にバスを使ってい るデバイスがバスを開放しないと、次のデバイスがバスを使う ことはできません。バスが開放されたかどうかは、バスがアイド ル状態(FRAME# と IRDY# が共に" H "レベル)になったかどう かで判定します。デバイス A がバスを開放してから、デバイス

〔図7〕バスの制御権とバスの動作



〔図8〕PCIメモリ空間のマッピング仕様



Bはバスを使うことができます(図7の).

すると、今度はデバイス A とデバイス C が同時にバスの制御 権を要求してきました(図7®).しかし、デバイスAは先ほど バスを使ったばかりです。そこでバスアービタは、デバイス C に 対してバスの制御権を与えます(図7⑤)。

バスパーキング

バス制御権を同時に要求された場合でも、バスアービタは任 意のアルゴリズムでバスの制御権を制御していきます。ここで もし、どのバスマスタデバイスからもバスの制御権が要求され なかった場合は、PCIバスはどのように動くのでしょうか.

PCIバスの規格では、ADバスや C/BE#、PAR 信号にはプル アップ信号を入れないように指示されています。よって、誰も バスを使わないとなると、そのままではバスがフローティング状 態になり好ましくありません。

そこで、実際にはバスを使う必要はないが、バスをフローテ ィング状態にさせないために、任意の値でバスをドライブして おくという操作を行います。このような動作をバスパーキング と呼びます。問題は、誰(どのバスマスタデバイス)にバスをド ライブさせるかです.

バスパーキングをさせるデバイスを固定的に決めておくという 方法もあるでしょう。たとえば、PCIバスを搭載したシステムで 必ず存在するはずのホストブリッジ(2段目以降のPCIバスの場 合は上位 PCI バスへのブリッジデバイス) にバスパーキングをさ せるのです。もう一つの代表的な方法は、直前までバスを使用 していたデバイスに、バスパーキングさせる方法です。アービタ としては、他のデバイスからバスの制御権要求がなければ、その デバイスの GNT# をアサートしたままにすればよいからです。一 般的にはこの方法を採用しているバスアービタが多いようです。

PCI ホストコントローラの 仕様

PCIバスの概要を説明したところで、本 PCI ホストコントロ

〔表3〕PCIアドレス空間のアドレスマッピング

エリア	物理アドレス	論理アドレス (P2 領域)	名 称	容 量 (バイト)
0~3	0000_0000h ~	A000_0000h ~	メインメモリ	256M
	1000_0000h ~	B000_0000h ~	PCI メモリ空間 ウィンドウ o	16M
	1100_0000h ~	B100_0000h ~	PCIメモリ空間 ウィンドウ1	16M
4	1200_0000h ~	B200_0000h ~	PCIメモリ空間 ウィンドウ2	16M
	1300_0000h ~	B300_0000h ~	PCIメモリ空間 ウィンドウ3	16M
	1400_0000h ~	B400_0000h ~	PCIメモリ空間 ウィンドウ4	16M
	1500_0000h ~	B500_0000h ~	PCIメモリ空間 ウィンドウ5	16M
5	1600_0000h ~	B600_0000h ~	PCIメモリ空間 ウィンドウ6	16M
	1700_0000h ~	B700_0000h ~	PCIメモリ空間 ウィンドウァ	16M
	1800_0000h ~	B800_0000h ~	SH-4 ブート用 フラッシュメモリ	16M
	1900_0000h ~	B900_0000h ~	(予約)	16M
6	1A00_0000h ~	BA00_0000h ~	PCI I/O 空間 ウィンドウ	16M
	1Boo_ooooh ~ 1BFF_FFFFh	BBoo_ooooh ~ BBFF_FFFFh	PCI バス制御レ ジスタ空間ほか	16M

ーラの仕様について解説します.

PCIバス空間のマッピング

PCIバスのメモリ空間と I/O 空間は 4Gバイトのアドレス空間 があります。I/O 空間は実質的に 64K バイトの空間しか使われ ていません. しかしメモリ空間は SH-4 の物理アドレスである 448M のサイズを超えているので、そのままではマッピングでき ません。そこで、PCIメモリ空間をマッピングするエリアとし て、エリア4と5をさらに四つずつに分割し、それぞれベースア ドレスを設定することで 4G バイト中の任意の 16M バイトをア クセスできるようにします。メモリウィンドウは0から7まで最 大八つで、それぞれ連続したアドレスになるようベースアドレ スを設定すれば、最大 128M バイトをリニアにアドレッシングで きます(図8).

PCIバスのメモリ空間が4Gバイトあるとはいえ、実際にはそ のすべてにデバイスが実装されることはありません。128M バイ トの空間があれば、よほど広いメモリ空間を使用するデバイス を使わないかぎり、一般的な使用でサイズが足りなくなること はないでしょう.

また PCI の I/O 空間やその他の制御レジスタ空間は、エリア 6を使うことにします.表3に PCI バス空間のアドレスマッピン グを、表4にPCIバス制御レジスタを示します。

● ホストコントローラに必須の機能

ターゲットデバイスやバスマスタデバイスと異なり、ホストコ

〔表 4〕PCIバス制御レジスター覧

オフセット	名 称
+000h	リビジョンID
+004h	PCIブリッジコントロール
+018h	コンフィグレーションアドレスレジスタ
+01Ch	コンフィグレーションデータレジスタ
+020h	割り込みレベルレジスタ
+024h	割り込みマスクレジスタ
+028h	割り込みステータスレジスタ
+040h	PCIメモリ空間ウィンドウ o ベースレジスタ
+044h	PCIメモリ空間ウィンドウ 1 ベースレジスタ
+048h	PCIメモリ空間ウィンドウ 2 ベースレジスタ
+04Ch	PCIメモリ空間ウィンドウ 3 ベースレジスタ
+050h	PCIメモリ空間ウィンドウ4ベースレジスタ
+054h	PCIメモリ空間ウィンドウ 5 ベースレジスタ
+058h	PCIメモリ空間ウィンドウ6ベースレジスタ
+05Ch	PCIメモリ空間ウィンドウ7ベースレジスタ
+07Ch	PCI I/O 空間ベースレジスタ

ントローラには次の機能が必須となります.

- PCI バスクロック生成/リセット制御
- コンフィグレーションサイクル発生機能
- バスアービトレーション機能


PCIバスクロックやリセット信号の制御は、ホストが実装して各PCIデバイス/拡張スロットに供給します。今回のホストコントローラでは、PCIバスクロックは電源オンと同時に供給を開始し続けます。PCIリセットはホスト CPU から制御可能なように、リセットコントロールレジスタを実装しました。

コンフィグレーションとは、PCIバスのプラグ&プレイシステムの要となるシステムで、各PCIデバイスがハードウェア資源の競合などを起こさないよう、それぞれリソースを割り当てる作業を呼びます。

具体的には、**表1**に示したコンフィグレーションサイクルを発生させることになりますが、コンフィグレーションサイクル時に、PCI デバイスを選択するのに、IDSEL という信号を使います。

またバスアービトレーションは、FPGA の信号ピン数の関係

(写真1) 市販の PCI バックプレーン (インタフェース社製)



から小容量の CPLD を別途実装し、そこにバスアービタを実装しました。

● PCI バックプレーンと PICMG 仕様

プロセッサボードは PCI のカードエッジコネクタを実装した, あくまで 1枚の PCI ボードです.この PCI バスにほかの PCI デ バイスを接続するには、PCI バックプレーンが必要です.

ここでは市販されている PCI バックプレーンとして**写真1**に 示すものを使いました。このバックプレーンは5スロットあり、スロット0がプロセッサボード専用で、残りのスロット $1\sim4$ に 合計4枚の PCI ボードを実装することが可能です。

プロセッサスロットの信号ピンの配置は、通常のPCIボードと若干異なり、図9のようにクロックやバスアービトレーション信号がポイント・ポイントで配線されています。この信号ピンの配置はPICMG仕様で決まっているものです。クロックはまったく同じ信号ですが、各スロットへ位相を合わせたクロックを供給するために、クロックドライバから独立して出力するよう規定されています。

今回設計したプロセッサボードの PCI カードエッジは、通常の PCI ボードと PICMG 仕様の両方に対応可能です。 写真 1 の バックプレーンでプロセッサスロットに差し込む場合には、PCI カードエッジを PICMG 仕様にします。

プロセッサスロットからスロット1には REQA#/GNTA#/ CLKA, スロット2には REQB#/GNTB#/CLKBが, 以降スロット4まで配線されています。 さらにスロット1の IDSELには AD[31]が, スロット2には AD[30]がダンピング抵抗を介して配線されています。これはコンフィグレーションサイクル時に ADバスに出力される信号と関係してきます。

● コンフィグレーションと IDSEL


オリジナルアーキテクチャなので、既存の概念にとらわれることはないのですが、新しい概念は理解するのに苦労します。後から次々追加/拡張されたような仕様は見るに耐えませんが、よく整理され練られた仕様なら、それをあえて替える必要もありません。

そこで今回のホストコントローラのコンフィグレーションサイクルまわりの仕様も、PC/AT 互換機のレジスタ仕様にならうことにしました。


表4にあるコンフィグレーションアドレスレジスタのフォーマットを図10に示します。このレジスタにアクセス先のPCIデバイスのバス番号、デバイス番号、ファンクション番号、レジスタ番号をセットし、コンフィグレーションデータレジスタを読み書きすることで、PCIバス上にコンフィグレーションサイクルが発生します。

なお、コンフィグレーションアドレスレジスタの最上位ビットはコンフィグレーションサイクルイネーブルビットになっていて、このビットが"0"のときは、コンフィグレーションデータレジスタをアクセスしてもコンフィグレーションサイクルは発生しません。


〔図9〕プロセッサスロットと各スロットの信号の配線



〔図 10〕 コンフィグレーションアドレスレジスタ



〔図 11〕 コンフィグレーションサイクル時のアドレスフェーズのアドレス値(タイプ o)・



バス番号 0 でコンフィグレーションサイクルが発生した場合の AD バスのアドレスフェーズに出力される信号を**図 11** に示します。ビット $10 \sim 8$ はファンクション番号のデコードで、ビット $7 \sim 2$ はレジスタの選択で試用します。

そして、アクセスする PCI デバイスのデバイス番号が 31 の場合はビット 31 が、デバイス番号が 11 のときはビット 11 が 1 "になります。つまり指定されたデバイス番号に該当するビットのみが 1 "になります。

これを**図9**と照らし合わせてみてください。スロット1に差し込んだPCIデバイスを選択するためには、ビット31に"1"が立つように、デバイス番号を31と指定すればよいことがわかります。

3 イニシエータのステートマシン


それでは、PCIホストコントローラとしておもに使われる、イニシエータ機能の制御回路について説明します.

● シングル転送対応のイニシエータ

今回設計するイニシエータは、データ転送がシングル転送の みという、もっとも基本的なイニシエータを設計します.

図12に今回設計したイニシエータシーケンサのステートマシンの状態遷移図を示します。合計六つのステートで、バスアービトレーションフェーズ、アドレスフェーズ、そしてデータフェーズを処理します。

〔図 12〕イニシエータシーケンサの状態遷移図



〔リスト1〕M BUS IDLEステート -- イニシェータシーケンス・アイドルステート when M BUS IDLE => if (MASTER EN = '1' and nSYNC TS = '0') then -- バスマスタ有効で DMAC のバスサイクル開始 要求を確認したら -- イニシエータステート起動フラグのセット <= passert : MAS ACTIVE -- このフラグは一連のシーケンスが完了するまで -- セットしつづけられる - バスリクエスト要求開始 nREQ_Port <= nASSERT ; -- REQ#をアサート M NEXT STATE := M Wait nGNT ; -- GNT#アサート待ちステートに移行 else M NEXT STATE := M BUS IDLE end if :

実際のバストランザクションは、バスマスタデバイスに内蔵されているダイレクトメモリアクセスコントローラ(以下DMAC)によるDMACの転送開始要求に対して、このバスマスタステートマシンが応答することによって開始されます。

イニシエータシーケンサは転送開始要求によってバストランザクションを開始し、ターゲットデバイスからのターミネーション応答で完了します。トランザクションが完了すると、DMACへ1ワードのデータ転送が終わったことを通知し、次の転送開始要求に備えます。

各ステートごとに処理内容を解説していきます.

● M_BUS_IDLE ステート

このステートでは、DMACからの転送開始要求を待ち続けます(リスト1). また、PCIバス側からのRST#信号アサートによるバスリセットが行われると、無条件にこのステートに初期化されます.

イニシエータのステートマシンの動作開始条件には、コンフィグレーションレジスタ内に用意されているバスマスタイネーブルビットがセットされていることも重要です。このビットがセッ

トされていない間は、イニシエータシーケンサを起動してはなりません.

転送開始要求は、DMACコントローラからのDMA_TS信号のアサートか、またはこの信号をトリガにして一連のデータ転送が完了するまで開始要求を保持しつづけるストローブの同期信号(SYNC TS)がHレベルであることで認識します。

バスマスタイネーブルビットがセットされ,DMACからの転送開始要求を認識すると,このステートではバスの制御権を要求するためにREQ#信号をアサートします。そしてバスアービタからのGNT#信号アサートを待つために, M_Wait_nGNT ステートへ移行します.

また、シーケンサ内にある MAS_ACTIVE 信号は、REQ#の アサートと同時にセットすることで、イニシエータシーケンサが M_BUS_IDLE ステート以外の動作状態にあることを示す信号として使います.

この信号はたとえば、ターゲットシーケンサ内の DEVSEL# 応答の条件に入力して、同一デバイス内部でのバスサイクルを無視するような使い方も可能です。つまりバスマスタとしてア

〔リスト 2〕M Wait nGNTステート

```
when M Wait nGNT =>
-- Bus grant request to PCI Bus arbitor.
   if ( nGNT = '0' and nFRAME I /= '0' and nIRDY I /= '0' ) then -- and nSTOP /= '0') then
                                               -- GNT# がアサートされていること
                                               -- FRAME#/IRDY#がディアサート状態(バスアイドル)で
                                               -- あれば以下の論理を実行する
   -- パスリクエスト要求終了
                                              -- REQ ディアサート
       nREQ Port <= nNEGATE :
   -- アドレスフェーズ開始
       nFRAME O <= nASSERT :
                                               -- FRAME#アサート
       FRAME OEN <= pASSERT ;
                                              -- FRAME#ポートのドライブ開始
   -- C/BE*[3:0] encode.
       if ( DMA RD = '1' ) then
                                               -- **** リードサイクルであれば ****
                                              -- 0110 : メモリリードコマンドをセットする
           nC BE Port
                         <= PCI MemReadCycle ;</pre>
                                               -- **** ライトサイクルであれば ****
           nC BE Port
                         <= PCI MemWriteCycle : -- 0111 : メモリライトコマンドをセットする</p>
       end if :
                         <= passert ;</pre>
                                               -- C/BE#ポートのドライブ開始
       CBE OEN
   -- PCIAD access address output port encode.
       PCIAD O Port (31 downto 2) <= DMA AD (31 downto 2) ;
                                                          -- AD バスにアクセス先アドレスをセット
       PCIAD 0 Port ( 1 downto 0) <= "00"; -- リニアアドレッシングモードのセット
       PCTAD OEN
                    <= pASSERT ;
                                              -- AD ボートのドライブ開始
                    <= passert ;
                                              -- PAR ポートのドライブ開始 (実際には 1 クロック遅れてドライブ)
       dPAR O OEN
       M NEXT STATE := M Wait nDEVSEL ;
                                              -- DEVSEL# 応答待ちステートへ移行する
   e1se
       IRDY OEN
                    <= pNEGATE :
                                               -- IRDY#ポートのドライブ終了(リトライで戻ってきたときのため)
       M NEXT STATE := M Wait nGNT ;
                                               -- バス制御件取得&バスアイドルまで待つ
   end if:
```

クセスしようとしたアドレスが自分に割り当てられたアドレスだった場合には、DEVSEL#応答しないようにするわけです。

● M_Wait_nGNTステート

このステートは、バスの制御権を取得するまで待つステートです(リスト 2). 先の M_BUS_IDLE ステートでアサートされたバス制御権要求信号である REQ#に対して、一般的にホストブリッジ内に実装されているバスアービタは、システムにインプリメントされているアービトレーションの手順に基づいて、バス制御権である GNT#信号をアサートします。各バスマスタは、GNT#がアサートされたことを確認して、自分にバス制御権が与えられたことを判定できます。

しかしバスの制御権が取得できたとしても、すぐにトランザクションを開始できるわけではありません。アドレスフェーズを開始するには、バスがアイドル状況であることが必要です。バスアイドル状態とは、FRAME# が H" IRDY# が H"という状態です。このステートではバス制御権の取得 (GNT# = L")とバスアイドル状態 (FRAEM# = H") IRDY# = H") を同時に if 文で判定しています。

トランザクションの開始は、次のような処理が必要です.

- REO# をディアサート
- FRAME# をアサートして信号ドライブ開始
- C/BE# にバスコマンドを出力し信号ドライブ開始
- ADバスにアドレスを出力し信号ドライブ開始

PCIバスのアドレス空間は32ビット長ですが、データバス幅が32ビットなので、アクセス先アドレスは1ワード/4バイト単

位となり、AD[31:02]の30ビット分にアクセス先アドレスをセットします。下位のAD[01:00]の2ビットには00をセットします。下位2ビットのこの値は、バースト転送時にリニアアドレッシングモードとして用いられます。今回設計するイニシエータはメモリリード/ライトトランザクションかつシングル転送専用なのですが、一般的にメモリサイクル時の下位2ビットは00にします。

これらの処理を行った後、ターゲットデバイスからの DEVSEL# 応答を待つ $M_WAIT_nDEVSEL$ ステートに移行します.

● M_Wait_nDEVSEL ステート

このステートは、ターゲットデバイスからの DEVSEL# 応答を待つステートです(\mathbf{y} **スト3**).

このステートに移行して真っ先に行わなければならない処理 は、アドレスフェーズからデータフェースへの切り替えです. 処 理内容を次に示します.

- FRAME# をディアサートする(シングル転送)
- ADバスは、リードサイクルであればイニシエータが入力デバイスとなるため ADバスを入力に切り替える。ライトサイクルあれば出力デバイスとして継続して ADバスをドライブし、書き込みデータを出力する
- C/BE# にバイトイネーブル信号を出力する
- IRDY# をアサートしてドライブ開始

これらの処理を行った後、ターゲットデバイスからの DEVSEL#応答待ち状態になります.

```
-- ******** Wait nDEVSEL will be asserted ********
when M Wait nDEVSEL =>
   nREQ_Port <= nNEGATE ;
                                              -- REO#ディアサート
   nFRAME O <= nASSERT ;
IRDY OEN <= pASSERT ;
                                              -- FRAME# = 17+---
                                              -- IRDY# ドライブ開始
   if ( DMA RD = '1' ) then
                                              -- リードサイクルの場合の処理
       PCTAD OEN
                   <= pNEGATE ;
                                              -- AD バスのドライブ終了
                    <= pnegate ;
                                              -- PAR ポートのドライブ終了(実際には1クロック遅れてドライブ)
       dPAR O OEN
                    <= "0000" ;
                                              -- パイトイネーブルは全てアサート、32 ビット長
       nC BE Port
                                              -- ライトバスサイクルの場合の処理
   else
       PCIAD O Port <= DMA DI ;
                                              -- AD ポートの DMAC からの書き込みデータをセットする
       nC BE Port <= nDMA BE ;
                                              -- ライトのときは DMA BE* でパイト単位のイネーブルを行う
   end if :
   -- DEVSEL# 応答のタイムアウトチェック
   if ( BusErr Cnt = TimeOut ) then
                                              -- もし DEVSEL# 応答がなかった場合には・・・ ← △
       BusErr Cnt := ( others => '0' ) ;
                                              -- DEVSEL#未応答チェックカウンタのクリア
       Receive MA
                    <= '1';
                                              -- マスタアボート受信フラグのセット開始
                   <= '1' ;
       AERR
                                              -- アドレスフェーズ中のエラーがあったことを通知する
       nDMA TA Port <= '0';
                                              -- あわせて, DMAC ヘデータ完了通知を行う
       M NEXT STATE := M Master Abort ;
                                              -- マスタアポート処理ステートへ移行
   elsif ( nDEVSEL = '0' ) then
                                              -- DEVSEL#応答を認識したら..
       BusErr_Cnt := ( others => '0' ) ;
if ( nTRDY = '0' ) then
                                              -- DEVSEL# 未応答チェックカウンタのクリア
-- 同時に TRDY#:ターゲットレディを認識した場合
            ·- **** ノーマルターミネーション時 **** --
           if ( DMA RD = '1' ) then
DMA DO <= PCIAD I ;
                                              -- もしリードサイクルなら AD 値を取り込む
            end if :
            nDMA TA Port <= '0' ;
                                              -- DMACに転送終了通知を発行
                         <= nNEGATE ;
                                              -- AD ポートのドライブ終了
            PCIAD OEN
            CBE OEN
                         <= nNEGATE ;
                                              -- C/BE#ポートのドライブ終了
            dPAR O OEN
                         <= pNEGATE ;
                                              -- PAR ポートのドライブ終了 (実際には1クロック遅れてドライブ)
           FRAME OEN
                        <= nNEGATE ;
                                              -- FRAME#ポートのドライブ終了
                        <= nNEGATE ;
                                              -- IRDY#のディアサート
            nIRDY O
           M NEXT STATE := M ACC COMPLETE ;
                                              -- アクセス終了ステートへ移行
            -- **** リトライターミネーション時 **** --
            if ( nSTOP = '0' ) then
                                              -- **** リトライを受信した場合の処理 **** --
                                              -- REQ#アサート. バスリクエスト要求開始-- AD ボートのドライブ終了
                nREQ Port
                             <= nASSERT ;
                             <= nNEGATE ;
                PCTAD OEN
                             <= nNEGATE :
                                              -- C/BE#ポートのドライブ終了
                CBE OEN
                             <= pnegate ;
                                              -- PAR ポートのドライブ終了 (実際には1クロック遅れてドライブ)
                dpar o oen
                             <= nNEGATE ;
                                              -- FRAME#ポートのドライブ終了
                FRAME OEN
                             <= nNEGATE ;
                                              -- IRDY#のディアサート
                nIRDY O
                M NEXT STATE := M Wait nGNT ;
                                              -- GNT#アサート待ちステートへ移行
            -- **** ターゲットレディ待ち **** --
                                              -- TRDY# が来ない場合は
                M NEXT STATE := M Wait nTRDY ;
                                              -- TRDY#アサート待ちステートへ移行
            end if :
       end if ;
       -- このステートに来た最初の1クロックは必ずここを実行する
                   <= nASSERT ;
                                 -- IRDY#アサート
       nIRDY O
       BusErr Cnt := BusErr Cnt + 1;
                                              -- DEVSEL# 応答が無ければタイムアウトカウントを継続する
       M NEXT STATE := M Wait nDEVSEL;
                                              -- DEVSEL# 応答があるまで待つ
   end if ;
```

▶マスタアボート

この次からが、さまざまなターゲットデバイスを想定した処理が必要になります。たとえばアクセスしたアドレスが、必ずしもデバイスの存在するアドレスとはかぎりません。つまり、必ずDEVSEL#応答が返ってくるとはかぎらないわけです。場合によってはデバイス未実装領域へのアクセスした場合も考えられるため、DEVSEL#応答待ちのタイマを起動します。

リスト3の気がその部分であり、ここでタイムアウトチェック

を行います. PCI バスクロックで4クロックを経過したにもかかわらず DEVSEL# 応答がなければ、アクセス先のアドレスはデバイス未応実装領域であるとして、コンフィグレーションレジスタのステータスレジスタ内に、マスタアボート通知フラグ用をセットする信号である Receive_MA 信号をセットします。そして M_Master_Abort ステートへ移行します。

高速応答デバイスのターミネーション

また、非常に高速なターゲットの場合は、DEVSEL#応答と

〔リスト4〕M Wait nTRDYステート

```
when M Wait nTRDY =>
   if (nTRDY = '0') then
                                             -- TRDY#のアサートを確認したら以下の処理を行う
       if ( DMA RD = '1' ) then
    DMA DO <= PCIAD I ;
                                             -- もしリードサイクルなら AD 値を取り込む
       end if ;
       nDMA TA Port <= '0':
                                             -- DMACに転送終了通知を発行
                    <= nNECATE ·
       PCTAD OEN
                                             -- AD ポートのドライブ終了
                    <= nNEGATE :
                                             -- C/BE#ポートのドライブ終了
       CBE OEN
       dpar o oen
                    <= DNEGATE :
                                             -- PAR ポートのドライブ終了(実際には 1 クロック遅れてドライブ)
                    <= nNEGATE :
                                             -- FRAME#ポートのドライブ終了
       FRAME OEN
                    <= nNEGATE ;
                                             -- IRDY#のディアサート
       nTRDY O
       M NEXT STATE := M ACC COMPLETE :
                                             -- アクセス終了ステートへ移行
   elsif ( nSTOP = '0' ) then
                                             -- **** なんらかのアボート処理を受信!! **** --
       -- ターゲットアボート & リトライ共通のターミネーション処理
                    <= nNEGATE ;
                                             -- AD ポートのドライブ終了
       PCIAD OEN
       CBE OEN
                    <= nNEGATE ;
                                             -- C/BE#ポートのドライブ終了
       dPAR O OEN
                    <= pNEGATE ;
                                             -- PAR ポートのドライブ終了(実際には1クロック遅れてドライブ)
       FRAME OEN
                    <= nNEGATE ;
                                             -- FRAME#ポートのドライブ終了
       nIRDY O
                   <= nNEGATE :
                                             -- IRDY#のディアサート
                                             -- **** ターゲットアボートを受信した時 **** --
       if ( nDEVSEL ='1' ) then
                                             -- ターゲットアポート受信フラグのセット開始
           Receive TA
                        <= 101 ·
                        <= '1';
                                             -- データフェーズ中のエラーがあったことを通知する
           DERR
           nDMA TA Port <= '0':
                                             -- あわせて, DMAC ヘデータ完了通知を行う
           M NEXT STATE := M ACC COMPLETE ;
                                             -- アクセス終了ステートへ移行
                                             -- **** リトライを受信した場合の処理 ****
       else
                                             -- REQ#アサート. バスの再試行開始
           nREQ Port
                       <= nASSERT :
                                             -- GNT#アサート待ちステートへ移行
           M NEXT STATE := M Wait nGNT :
                                             -- 注)
                                                   リトライシーケンスなので、DMAC 側へ
                                                  DMA TA*:転送終了通知は出さない。
       end if :
       M NEXT STATE := M Wait nTRDY
   end if ;
```

同時にTRDY#をアサートしてくるデバイスも考えられます。 また、STOP#をアサートしてトランザクションを打ち切ってく るかもしれません。これらターゲット側の要因でトランザクショ ンを終了するターゲットイニシエーテッドターミネーション処理 も同時に確認します。

具体的には、DEVSEL# 応答を認識すると同時に TRDY# と STOP# の両信号を確認し、以下のような処理を行います.

TRDY#がアサートされていれば、DEVSEL#応答と同時にデータ転送も完了したとして、DMA_TAをLにアサートしてDMACに転送完了通知を出します。また、リードサイクルであれば、ADバスの値をDMAC側データ出力バスに取り込みます。そしてアクセス完了処理ステートであるM_ACC_COMPLETEステートに移行します。なおこのとき、STOP#がアサートされていてもそれを無視します。今回のイニシエータはシングル転送のみサポートするので、TRDY#とSTOP#の両方がアサートされてもディスコネクトとして認識しません。

▶リトライ処理

TRDY# が"H"でSTOP#が"L"であればリトライ要求であると判断して、リトライターミネーション処理を行います。まず、即座に次のバス制御権を要求するためにREQ#をアサートします。また、アサートしていたIRDY#をディアサートします。ADバス、C/BE#のバスドライブも終了します。FRAME#はすで

にディアサート状態なので、ここで信号のドライブを終了しても問題ありません。しかし IRDY # はアサート状態です。この信号もサスティンドトライステート処理が必要なので、このステートでハイインピーダンスにするわけにはいきません。ディアサート状態にして、バスアービタによる GNT # アサートを待つための M_Wait_nGNT ステートに移行します。リトライ時の IRDY # のドライブ終了処理は、 M_Wait_nGNT 内で行っています。

▶ごく一般的なターゲットデバイスの場合

TRDY# が"H"、STOP# が"H"であれば、DEVSEL# 応答があってから数クロック後にTRDY# がアサートされる、ごく一般的な動作をするターゲットデバイスであるとわかります。ターゲットのデータ転送の準備が整う、つまりTRDY# がアサートされるまで待つM_Wait_nTRDY ステートに移行します。

● M_Wait_nTRDY ステート

ターゲットのデータ転送の準備が整うまで待つステートです (リスト4).

ターゲットイニシエーテッドターミネーションには4種類があります。すなわち通常の転送完了、リトライ、ディスコネクト、そしてターゲットアボートです。今回設計するイニシエータはシングル転送しか対応していないので、このうちのディスコネクト動作については考慮する必要はありません。また、通常の転送完了ではSTOP#はアサートされません。

▶転送完了

TRDY#がアサートされれば通常のターミネーション処理を行います。リードサイクルであれば ADバスのデータを取り込み、DMACに転送完了通知を出します。また IRDY#をディアサートし、FRAME#や ADバス、C/BE#のドライブを終了し、アクセス完了処理ステートである M_ACC_COMPLETE ステートに移行します。また、ここでも TRDY# と同時に STOP#がアサートされていた場合。それを無視してかまいません。

▶ターゲットアボート

TRDY# がディアサート状態で、STOP# がアサートされた場合、リトライもしくはターゲットアボート処理が必要です。まず共通のターミネーション処理として、FRAME# や AD バス、C/BE# のドライブを終了し、IRDY# をディアサートします。

さらに DEVSEL# がディアサートされていた場合は、ターゲットアボードと判定します。イニシエータがターゲットアボートを検出すると、次のような処理を行います。

- ●ターミナルアボート受信フラグセット用信号 (Receive_TA) を セットする
- ●IRDY# をディアサートする
- ●FRAME# や AD バス, C/BE# のドライブを終了する
- DMA_TA をアサートして DMAC ヘデータ転送が終了したことを通知する
- ●DMAC ヘデータフェーズ中にエラーが発生したことを示す DERR フラグセット用信号をアサートする

これらの処理を行った後に、トランザクション完了ステートである M ACC COMPLETE ステートへ移行します.

このターゲットアボートは、ターゲット側は必ず直前に DEVSEL# 応答をした後に発生します。よって M_Wait_ nDEVSELステートでは判定できません。DEVSEL# 応答なし で、いきなり STOP# だけがアサートされることはありません。

▶リトライ

DEVSEL#とSTOP#がアサート状態で、IRDY#がディアサート状態の場合は、リトライと判定します。

リトライの場合は再度同じバスコマンドとアドレスでトランザクションを再実行しなければなりません。よってリトライを検出したときは、即座にバスの制御権を要求して再度同じトランザクションを処理します。しかしターゲットアボートは同じトランザクションを再度実行してはなりません。ターゲットアボートが発生したことを示しエラーフラグを立てて、すみやかにターミネーション処理に入ります。

● M_Master_Abort ステート

M_Wait_nDEVSELステートで、4クロックが経過しても DEVSEL#応答がなかった場合に遷移してくるステートです(リ スト5).

イニシエータの制御する FRAME# や IRDY# には、その制御 に基本的なルールがあります。両方の信号を同時にアサートしたりディアサートしてはいけません。また、FRAME# を一度アサートしたら、IRDY# をアサートせずに FRAME# をディアサートしてはいけません。

ここで、たとえば FRAME# が" L"、IRDY# が" H"の状態でマスタアボートを検出しても、IRDY# をアサートしないまま FRAME# だけをディアサートしてトランザクションを終了することはできません。この場合はダミーでも一度 IRDY# をアサートして、次のクロックでディアサートします。

今回設計したステートマシンは、 $M_WAIT_nDEVSEL$ ステートに入って最初にIRDY#をアサートしているので、ダミーとしてIRDY#をアサートする必要はありません。マスタアボードを検出したら、このステートでIRDY#をディアサートし、FRAME#やADバス、C/BE#のドライブを終了します。さらにIRDY#のドライブ終了は、次のステートであるM ACC

〔リスト5〕M_Master_Abort ステート

```
when M Master Abort =>
   PCIAD OEN
                <= nNEGATE :
                                          -- AD ポートのドライブ終了
                                          -- C/BE#ポートのドライブ終了
   CBE OEN
                <= nNEGATE :
                                          -- PAR ポートのドライブ終了 (実際には1クロック遅れてドライブ)
   dPAR O OEN
                <= pNEGATE
                <= nNEGATE ;
                                          -- FRAME#ポートのドライブ終了
   FRAME OEN
                <= nNEGATE ;
                                          -- IRDY#のディアサート
   nIRDY O
                                          -- 最低1クロック以上の IRDY# アサートが存在したことになる.
   M NEXT STATE := M ACC COMPLETE ;
                                          -- アクセス終了ステートへ移行
```

〔リスト 6〕M_ACC_COMPLETE ステート

```
when M ACC COMPLETE =>
   if(nSYNC_TS='1')then
       PCIAD O Port
                    <= ( others => '0' ) ;
                                              -- AD ポートの F/F クリア
       IRDY OEN
                    <= nNEGATE ;
                                              -- IRDY#ポートのドライブ終了
                                              -- DMAC へのデータ転送完了通知アクノレッジフラグのクリア
       nDMA TA Port
                    <= '1' ;
       MAS ACTIVE
                    <= '0'
                                              -- イニシエータステート起動フラグのクリア
                    <= pNEGATE ;
                                              -- アドレスフェーズエラー発生通知フラグのクリア
       AERR
                                              -- データフェーズエラー発生通知フラグのクリフ
       DERR
                    <- DNEGATE :
                    <= pNEGATE ;
                                              -- マスタアボート受信フラグセット信号のクリア
       Receive MA
                    <= pNEGATE ;
       Receive TA
                                              -- ターゲットアボート受信フラグセット信号のクリア
       M NEXT STATE := M BUS IDLE ;
   end if;
```

COMPLETE ステートで行います.

M ACC COMPLETE ステート

すべてのイニシエータトランザクションの最後の処理を行う ステートです(リスト5). このステートでは、次のような処理を 行います。

- 出力側 AD ポートのフリップフロップをゼロにクリア
- ●IRDY#の信号ドライブ終了

また、DMAC 側やエラーが発生した場合のステータスフラグ セット用トリガの信号系も次のように処理します。

- ●DMAC側への転送完了通知フラグ(nDMA TA Port)のリセ
- ●マスタ機能アクティブフラグ(MAS ACTIVE)のリセット
- ●AERR(アドレスフェーズ中にエラーが発生)や DERR(デー タフェーズ中にエラーが発生) の二つの DMAC へのエラー状 況通知フラグのリセット
- ■コンフィグレーションレジスタ内のマスタアボート受信フラ グのセット信号(Receive MA)をゼロに戻す
- ●コンフィグレーションレジスタ内のターゲットアボート受信 フラグのセット信号(Receive TA)をゼロに戻す

このように、ここまでに発行していた出力イネーブル信号や フラグセット系の信号を、DMAC からのデータ転送要求待ち状 態にまで戻す操作を行っています.

• パリティ信号の制御

パリティ信号に関係する PAR信号 (dPAR O OEN) の出力イ ネーブル信号も本ステート内でクリアしております.

この信号は FRAME # や IRDY# などの信号よりも1クロッ ク遅れてディアサートされるように、この信号を1段のシフトレ ジスタに入れたものを PAR 信号の出力イネーブルとして利用し ています.

これにより、ターゲットデバイスへのライトサイクルにおける データフェーズ中の PAR は FRAME#/IRDY# ディアサート後 1クロック遅れるところまでバス上に存在することになります. すでにご承知のとおり、PAR信号はADやC/BE#信号と同じ くトライステート信号ですから TRDY# 認識の2クロック後に ハイインピーダンスに移行しても動作上、ならびに規格上は問 題ありません.

これらの処理を行った後はリセットアサート直後の M BUS IDLE ステートに復帰し、次のダイレクトメモリアクセスコン トローラからのデータ転送要求待ち状態に戻ります。

ターゲットステートマシンと バスアービタ

ホストコントローラのターゲット機能

ホストコントローラはイニシエータ機能だけで、ターゲットの 機能がいらないというわけではありません。バスマスタデバイス がホストのメインメモリに対してバスマスタ転送するという場 合は、ホストコントローラがターゲットの立場となります.

今回のシステムの場合、メインメモリは第2章で解説した SDRAM が該当します。SDRAM はSH-4 がメインメモリとして もアクセスしているので、ターゲットとして応答したときにSH-4がSDRAMをアクセスしていた場合は、SH-4のアクセスが終 了するまで待たなければなりません.

なお、ターゲットステートマシンについては誌面の都合で省 略します.

バスアービタ

すでに説明したように、今回は別チップとして外付けにバス アービタを CPLD で実装しています.

バスアービタには、複数のバスマスタデバイスからのバスの使 用権要求を受け付け、その時々に応じて要求がきたバスマスタ デバイスへバスの制御権を許可するものです。 複数のバスマス タから同時にバスの制御権要求がくることもあります。そのと きにどのような手順で許可を与えるのかという方法については、 PCIバスのスペックでは明確に規定されていません。しかし、特 定のバスマスタのみがバスを使い続けることがないよう、順次 リクエストに答えるように循環してバス制御権を与えることが 推奨されています。

このバスアービトレーション方法をラウンドロビン方式とい い、ラウンドロビン方式のバスアービタをラウンドロビン型バス アービタと呼びます. 今回のシステムでも、この方式を採用し ました.

PCIバス割り込みコントローラ

● INTA# ~ INTD# の PCI デバイス割り込み

PCI バスには INTA# ~ INTD# の 4本の割り込み信号線があ ります、PCIバスの割り込みは、レベル出力のため、割り込み 線を複数のデバイスが共有することが可能です。つまり、割り 込みプログラムは共有可能なように作成する必要があります。

PCIバスの INTA# ~ INTD# をどのようにホスト CPU に通 知するかという点ですが、今回はこの4本の割り込みを1本にま とめて出力し、INTA#~INTD#のどのラインが割り込みを出 力しているかをステータスレジスタで取得できるようにしまし た. この割り込みを PCI デバイス割り込みと呼ぶことにします.

• アボートエラー

イニシエータステートマシンのところで説明しましたが、マス タがアクセスしたアドレスにデバイスが存在しなかった場合は. マスタアボートで終了します。また、そのアドレスにデバイスは 存在したが、何らかの理由でアクセスを拒否された場合はター ゲットアボートで終了します.

リトライやディスコネクトが発生した場合は、イニシエータ シーケンサは再度トランザクションを開始するよう設計しまし たが、マスタアボートやターゲットアボートが発生した場合は エラーとみなし、イニシエータシーケンサは、その時点でバスア クセスを終了します.

〔リスト7〕作成した PCI BIOS のヘッダファイル

```
/-----
                                                           * PCI デバイス割り込み(INTA ライン~INTD ライン)マスクビット位置生成マクロ */
                                                          #define PCI IntLineBit(PCI IntLine) 1<<(PCI IntLine-1)
                   0x0200 /* PCI BIOS バージョン Ver 2.00 */
#define PCI BIOSVer
                                                           * PCT BTOS バージョン & 最大バス番号取得
                                                          引き数
#define PCI IoTopAdr
                   OVEDUU
                                /* PCI I/O空間 64K-768 */
                                                             *Info
                                                                     PCI BIOS 諸情報取得データ構造格納バッファアドレス
#define PCI MemTopAdr
                   0xB8000000
                                /* PCT 通常メモリ空間 */
                                /* PCI プリフェッチメモリ空間 */
#define PCI PreTopAdr 0xB4000000
                                                          void PCIBIOS GetInfo(struct PCIBIOS INFO *Info);
                        /* TSA バスブリッジの存在を考慮する場合は 1 */
                                                          /* PCI BIOS コンフィグレーションレジスタリード
#define PCI ISABridg
                        /* パリティエラーをチェックする場合は 1 *,
#define PCI PERREn
                                                          引き数
                        /* システムエラーをチェックする場合は 1 */
#define PCT SERREn
                                                             PCT BusNo
                                                                          バス番号
                   1
                                                                          デバイス番号
                                                             PCI DevNo
#define PCI LatencyTimer
                        0x40
                              /* レイテンシタイマ 40h デフォルト */
                                                                          ファンクション番号
                                                             PCI FuncNo
                                                                          コンフィグレーションレジスタ番号
#define PCI CacheLineSize
                                                             PCI RegAdr
                       /* キャッシュラインサイズ 8ワード デフォルト */
                                                             レジスタ読み出しデータ
/* PCI BIOS 諸情報取得データ構造 */
struct PCIBIOS INFO {
                                                          #define PCIBIOS CfgByteRead PCIBridge CfgByteRead
   int BIOSVer:
                            /* PCI BIOSバージョン */
                                                          #define PCIBIOS CfgWordRead PCIBridge CfgWordRead
                            /* 最大バス番号 */
                                                          #define PCIBIOS CfgLongRead PCIBridge CfgLongRead
   unsigned char MaxBusNo;
1:
                                                                                  ~以下省略~
```

これらアボート状態はアクセスエラーとして、ホスト CPU に 割り込みで通知できると、より信頼性の高いシステムを構築できます.

• パリティエラー/システムエラー

さらに PCI バスには、データ転送時のパリティエラーを示す PERR# があります。またアドレスフェーズ時のアドレスパリティ エラーをシステムエラーと呼び、SERR# という信号もあります。

これらのエラー信号を検出した場合にも、ホスト CPU に対して割り込みを出力できる構造にしました。

今回はこれらアボート系のエラーとパリティ系のエラーを1本にまとめて、PCIコントロール割り込みと呼ぶことにします.

• 2レベルの割り込み出力

PCI デバイス割り込みと PCI コントロール割り込みをそれぞれホスト CPU に出力するわけですが、第1章で説明したように、SH-4の割り込み入力は15レベルの優先順位付き割り込みが使えます。そこで優先順位に差をつけてホストに出力することにします。

それぞれの割り込み要因に対して独立してレベルを設定できるような設計でもよいのですが、PCI デバイス割り込みより PCI コントロール割り込みのほうが緊急度が高いと判断し、次のような構造にしました。SH-4の IRL は 4本ありますが、IRL レベル設定レジスタはビット3~1までの3ビットを実装し、PCI デバイス割り込みが発生した場合はビット0を"1"にして、PCI コントロール割り込みが発生した場合はビット0を"0"にして出力することで、PCI コントロール割り込みが設定されたレベルより一つだけ高いレベルで出力されるようにしました(IRL信号は負論理なのでレベル15はオール"L"になる).

6 PCI BIOS

● PC/AT 互換機の PCI BIOS に準拠

最後に、ここで設計した PCI ホストコントローラ用に作成し

た PCI BIOS について説明します. **リスト7**に PCI BIOS のヘッダファイルを示します. コンフィグレーションサイクルを制御するレジスタが PC/AT 互換機のレジスタに準拠したものであるため, PCI BIOS のエントリもそれに準拠したスタイルになっています.

PCI BIOS に必要な機能は大きく分けて三つあります。もっとも頻繁に使うであろう、PCI バス番号/デバイス番号/ファンクション番号/レジスタアドレスを使った PCI コンフィグレーションレジスタ空間へのアクセス機能、そしてベンダ ID やデバイス ID、もしくはクラスコードによる PCI デバイス検索機能、そしてもっとも重要かつ難しいのは、各 PCI デバイスに対してコンフリクトなくリソースを割り当てていく初期化機能です。

今回作成した PCI BIOS は PCI-PCI ブリッジにも対応し、ブリッジの下も次々検索して PCI バスツリー全体を初期化します。また、ISA バスブリッジにも対応し、レガシー I/O が存在する可能性のある I/O アドレスは使用しないという設定も可能です。なお、PC/AT 互換機用の VGA ビデオカードを VGA で使用するつもりはないので、VGA パレットスヌープなどの機能は初期化していません。

バスマスタデバイスに対しては、すべてレイテンシタイマを 40h、キャッシュラインサイズを8ワードに固定で割り当ててい ます.

参考文献

- 1) TECH I Vol.3『PCI デバイス設計入門』, CQ 出版(株)
- OPENDESIGN No.7『PCI バスの詳細と応用へのステップ』, CQ 出版 (株)
- 3)『PCI ハードウェアとソフトウェア』第4版、インフォクリエイツ

いくら・まさみ 来栖川電工有限会社

第4章

VGA解像度で 32ビットフルカラーのフレームバッファ

グラフィックスボードの設計/製作

井倉将実

パソコンと呼ぶからには画面表示も必須だろう。まず、640 × 480 ドットの VGA がどのようなタイミングで画面を表示しているかを解説する。そして、ビデオメモリの設計法から垂直同期/水平同期信号の作成、SDRAM のバースト転送を活用したピクセルデータの読み出し制御などについて解説する。さらに、ピクセルレートとバスの帯域についても考察する。

(編集部)

はじめに


● PC/AT用の VGA カードは使えない?

今回のシステムは PCI バスを装備しているので、手っ取り早く画像表示を行いたければ、PC/AT のビデオカードを使えればいいという意見も出てきそうです。しかし PC/AT 用の VGA カードは、非 PC/AT プラットホーム上ではそう簡単には使うことができません。

AT アーキテクチャでは、VGA とはあくまで拡張ボードの一種であり、電源投入時はVGA 互換レジスタさえも I/O 空間にマッピングされていません。VGA 互換レジスタを I/O 空間にマッピングするには、VGA コントローラの種類によりその初期化方法が異なります。

PC/AT 互換機でカードを差し込むだけで画面が表示されるのは、VGA カードに VGA BIOS が搭載されており、VGA BIOS 内でその VGA コントローラに合わせた初期化が行われるからです。よって、VGA BIOS を実行できない非 PC/AT プラットホームでは、その初期化を自前で実行しなければならず、汎用的

〔写真 1〕 VGA/32 ビットフルカラー対応グラフィックスボードの外観



な初期化ルーチンを実現しにくいという事情があるのです.

筆者のところでもこの問題に直面し、一時は「8086 エミュレータを作って初期化ルーチンだけ実行するか!」という話も出たほどです。

さらに、2Dアクセラレーションはもちろん、最新の3Dアクセラレーション機能を活用するには、コントローラに対して専用のアクセラレーションコマンドなどを発行しなければなりませんが、これらの仕様が一般には公開されていません。

そして、今回のシステムで採用しなかったもっとも大きな理由は、「アーキテクチャが美しくない」という、その一言につきます。

● 組み込み分野でも画像表示の要求が高まる

CPU ボードに SDRAM や PCI コントローラをつけたワンボードマイコンの形態のものは、非常に多くの種類が販売されています。SH-4だけに限定した場合でも、本誌を見れば数社程度の広告を見つけることができます。これらの CPU ボードは、シリアルポートや Ethernet が実装されている場合がほとんどで、画像表示が可能なものはあまりありません。

今後は組み込み機器にも高度な GUI が求められるようになると思われるので、画像表示機能の要求は、今後ますます高まってくると予想されます。

本章ではビデオ表示の基礎知識と、FPGA による 640×480 ドットの VGA フレームバッファコントローラの設計方法について解説します。**写真1** に、設計したグラフィックスボードの外観を示します。



画面表示の基礎

最近では DVI 端子と呼ばれる, グラフィックスボードとディスプレイの間をディジタル信号で伝送する新しいインターフェースも登場していますが, ここではもっとも一般的な, アナログ RGB での画面表示について解説します.

画面表示の原理

CRTや液晶ディスプレイなど、現在一般的に使われている画像表示装置は、ラスタスキャンと呼ばれる表示方式を採用しています。

ラスタスキャン方式とは、ディスプレイの左上を始点として、 右方向に走査線を走らせ、右端まで走査が完了したら左端の1 段低い位置に戻り、再度右端に向かって走査して、これを繰り 返し右下まで行います。右下に着いたらまた左上にもどり、以 降この操作を延々と繰り返します。

CRT ディスプレイの場合, この走査中に, 画面上に並ぶ赤 (R), 緑(G), 青(B)の蛍光体を発光させ, 光の三原色で色を表示させていくわけです。これを高速に繰り返すことで, 人間の目には水平/垂直方向に広がる 1 枚の絵が表示されているように見えるのです(図 1).

よって、ディスプレイへの信号として、基本的には水平/垂直 同期信号と RGB の映像信号が必要であることがわかります。

● 水平同期信号と垂直同期信号

画面を左上から右下まで走査しつつ画素を描画するには、 CRT 側はどのタイミングで左端から右端に移動すればいいのか、 また右下から左上に復帰すればいいのかを知らねばなりません.

このタイミングを知らせるための信号が、水平同期信号と垂直同期信号です。また、垂直同期信号は右下から左上に帰ることを指示するので、垂直帰線信号、または垂直帰線同期信号と呼ぶ場合もあります。さらに水平同期信号は HSYNC、垂直同期信号は VSYNC と呼ぶ場合もあります。 HSYNC/VSYNC はともに TTL-5V レベルの信号です。

HSYNC が L "レベルの期間は、走査線は画面左端に移動します。 そして"L"から"H"レベルになると左端から右方向へ走査を

開始します。そして横方向表示画素数分のある一定時間が経過したところで再度"L"レベルになるので、走査線を左端に戻して次のラインの走査を開始します。

HSYNC 信号が"H"になっている期間は、画素表示を行う期間になります。この期間の間に、画素データをディスプレイ側に出力して画面上に画素の点を、そしてそれが走査されることで横一列につながった線が表示されます。

VSYNC信号も同様に、この信号が"L"レベルであると走査線は最上段に移り、"H"レベルになってから垂直方向にHSYNCの回数をカウントするようにします。そして表示ライン数分だけの時間が経過したところで"L"レベルになるので、走査線はまた最上段に移動します。


このように、HSYNC と VSYNC の組み合わせで画面は表示され、基本的には HSYNC と VSYNC の両信号が"H"レベルの矩形領域が「絵が表示される画面」となるのです。また、1秒間に何回画面表示が行われるかをリフレッシュレートと呼び、フレーム/秒(以下 fos)という単位で表します。

● ブランク処理

たとえば CRT で、画面の上下や左右の端いっぱいまで画面を表示させると、端の表示が歪んで表示される場合があると思います。 図1で走査線が右から左に戻る瞬間(矢印が曲がる部分)は、どうしても表示が安定しません。そこで走査の初めと終わりに、走査が安定するまで少し余裕をもたせます。これをブランク処理と呼びます。

さらに走査線が下から上に戻るときは、水平方向以上に表示が安定しません。よって VSYNC の最初と最後には、1 ラインまるごと表示させずに水平走査のみ行うブランク処理を数ライン分入れます。

〔図 1〕ラスタスキャンによる 画面表示の原理



〔表 1〕	各解像度/リフ	レッシュレー	トでの各表示タイ	ミング
(4X I)	11 12 13 12 13 1	レノノユレー	じしのせなかろう	~//

画面解像度	ドット	640 × 480	640 × 480	800 × 600	800 × 600	1024 × 768	1024 × 768	1280 × 1024	1280 × 1024	1600 × 1200	1600 × 1200
通称解像度	_	VGA	VGA	SVGA	SVGA	XGA	XGA	SXGA	SXGA	UXGA	UXGA
リフレッシュレート	fps	60	75	60	75	60	75	60	75	60	75
ピクセルクロック	MHz	23.856	30.722	28.216	48.906	64.109	81.804	108.883	138.542	160.963	205.993
水平同期周波数	kHz	29.820	37.650	37.320	47.025	47.700	60.150	63.600	80.175	74.520	93.975
水平同期間隔	Pixel	800	816	1024	1040	1344	1360	1712	1728	2160	2192
水平フロントポーチ幅の	× 8pixel	2	3	4	5	7	7	10	11	13	15
水平表示期間幅②	× 8pixel	80	80	100	100	128	128	160	160	200	200
水平バックポーチ幅③	× 8pixel	10	11	14	15	20	21	27	28	35	37
水平同期パルス幅④	× 8pixel	8	8	10	10	13	14	17	17	22	22
垂直同期帰線間隔	HSYNC-Line	497	502	622	627	795	802	1060	1069	1242	1253
垂直フロントポート幅®	HSYNC-Line	1	1	1	1	1	1	1	1	1	1
垂直表示期間幅⑥	HSYNC-Line	480	480	600	600	768	768	1024	1024	1200	1200
垂直バックポーチ幅の	HSYNC-Line	13	18	18	23	23	30	32	41	38	49
垂直同期帰線パルス幅®	HSYNC-Line	3	3	3	3	3	3	3	3	3	3

これらのブランク信号の制御で、HSYNC/VSYNC の各信号 が" L "から" H "レベルに変化するタイミングでアサートするブラ ンク信号期間をフロントポーチ、そして後半の"H"から"L"に変 化するタイミングでアサートするブランク信号期間をバックポ ーチと呼びます.

ブランク処理は、BLANK*信号がアサートされている期間、 その画素を黒で置き換えます。当然、HSYNCや VSYNC の"L" レベルの期間も、走査線が戻る途中なので BLANK* は有効と なります.

● 実際の信号の各タイミング

PC/AT 互換機におけるビデオ関連の規格は、VESA により規 定があります。ここではより具体的に、640 × 480 ドットの VGA 解像度,60fpsの場合の各タイミングの時間を見てみましょう。

まず、1秒間に60フレーム画面を表示するということは、 VSYNC は 60 回の" L "と" H "を繰り返すことになります. つま り、VSYNC は 16.667ms ごとに" L "レベルになるわけです。


次に HSYNC ですが、VGA なので表示するライン数は 480 回 になります。さらに VSYNC 方向のブランク時間は、VESA 規 格によると 17HSYNC 期間と規定されています. よって合計 497 回, HSYNC が"L"レベルになることになります。16.6ms で表示 される1画面中に、497回のHSYNCが存在するわけですから、 HSYNC は 33.53 µs ごとに" L "と" H "を繰り返します.

さらに、HSYNC の"L"レベルの期間は VESA 規格で 80 画素 分と規定されており、さらに80画素分の表示空白期間(ブラン クマージン)を持たせるようにも決められています. つまり 1HSYNCは,640 + 80 + 80 画素で合計800 画素となります。

以上から1画素あたりの表示時間は33.53 µs/800 画素= 41.9ns, 逆数を取ると 23.856MHz となり, これをピクセルクロ ックと呼びます.

表1に、VGAからUXGAまでの各解像度で、さらにリフレッ シュレートを60fpsと75fpsとしたときの各タイミングを示しま す. また、それぞれのパラメータの該当部分を図2に示します.

〔図2〕各タイミングパラメータの関係



• タイミングと発色数の関係

表1をよく見ると、表示発色数のパラメータがありません。アナログ RGB 接続の場合、ディスプレイに出力する RGB の各信号を何段階で制御するかが発色数に関わってきます。RGB を各8ビット分解能で制御すれば24ビットフルカラーとなり、各5ビットであれば15ビットで32768色表示となります。

2 グラフィックスコントローラの仕様検討

8ビットパソコン時代には、ビデオメモリに文字コードを書き込むだけで、ビデオコントローラが文字コードに該当するフォントデータから、それをラスタに変換して画面に文字を表示するテキスト VRAM という方式もありました。この方式は少ないデータ量でテキストを表示できますが、グラフィックスを表示することはできません。

逆に DOS/V の日本語テキスト画面は、ハードウェア的にはグラフィックスモードでありながら、ソフトウェアでフォントデータから文字を描画して表示しています。つまり、十分な解像度のグラフィックスを描画できる能力があれば、テキスト画面モードを再現することができるのです。

ここではグラフィックス画面を表示できるグラフィックスボードを実現します.

● 基本的なグラフィックスボードの構成


図3に、画面表示に必要な機能を示します。

まず、表示する画像データを保持するビデオメモリが必要です。また、今回はアナログ RGB 対応を考えているので、RGB の各信号はアナログ電圧で出力する必要があります。よって出力段には D-A コンバータが必要です。また先ほど説明した各種タイミングを生成する回路も必要でしょう。そしてこれらをシステムに接続するための、ISA バスや PCI バスといった何らかのシステムバスも必須です。

グラフィックスコントローラとは、これらを一つにまとめるための制御部分と考えることができ、今回はこれを FPGA で設計するわけです。

チラツキのない表示を行うには、ビデオメモリから D-A コンバータに絶え間なくデータを送り続ける必要があります. 当然,

〔図3〕基本的なグラフィックスボードの構成



表示するデータを書き替えるために、CPUからビデオメモリへの書き込み動作も必要ですし、逆にビデオメモリに書き込んだデータを CPU が読み出すこともあるかもしれません(書き込み専用ビデオメモリというのも悪くないが、あまり一般的ではない)。さらにビデオメモリとして DRAM 系のデバイスを採用した場合、リフレッシュも考えなければなりません。

● ビデオメモリの選択

図3でわかるように、ビデオメモリへのアクセスは画面表示のための読み出しと、CPUからの読み書きの2系統があります。また、そのアクセスは、画面表示は画素の走査と同様にシリアルアクセスしか発生しませんが、CPUからの読み書きはランダムアクセスができなければなりません。

そのため以前は、画面表示側にはシリアル読み出し専用のポートを、CPU側にはランダムアクセスで読み書き可能なポートを用意した、2ポート構成のいわゆる VRAM と呼ばれるメモリが使われていました。そしてパソコンのメインメモリの主流がDRAM から SDRAM に移行したように、VRAM にも SGRAM と呼ばれるメモリが登場しました。

しかし、これらのビデオ RAM は、メインメモリとして大量に使われる DRAM や SDRAM と比較して価格が高いことに合わせ、近年の PC 周辺機器の低価格化のあおりを受けた PC/AT 用 VGA カードの低価格化で、最近ではほとんど使われなくなってしまいました。

こうなると、ますますビデオメモリ用のメモリを製造するベンダは減り、入手も困難になるという悪循環に陥っています。

● 1 画面の表示に必要なビデオメモリの容量

解像度が低く、表示発色数も少なければ、ビデオメモリの容量は少なくて済みます.たとえば VGA 解像度では、640 × 480 ドット = 307200 ドットというピクセル数になります.発色数が最大 256 色であれば、1 ピクセルあたり 8 ビットで表示できるので、そのまま必要なビデオメモリの容量は 307200 バイトとなります.フルカラーであれば 24 ビットなので、その 3 倍の 921600 バイト、約 1M バイトとなります.同様に XGA でフルカラーであれば、約 2.3M バイトになります.

さて、フルカラー表示は1ピクセル24ビットで表現できますが、24ビットつまり3バイトという値は少々中途半端です。2のn乗倍にならないと座標計算などが面倒になります。そこで上位に8ビットを追加して1ピクセル32ビットすると非常にスマートになります。追加した8ビットは単に情報を保持するために使ったり、画面合成するときの何らかのバラメータとして使うなど、応用しだいで使いこなすことが可能になります。

ビデオアーキテクチャの決定

これをいかに決定するかが、グラフィックスコントローラを設計するうえでもっとも楽しい(?)作業かもしれません。

たとえば、2画面分のビデオメモリと切り替え回路を実装して、画面の描画が完了したら画面を切り替えることでチラツキをなくすという方法、またその2画面を、片方の画面を背景に、

4

もう片方の画面の一部を透過させて重ね合わせ表示可能 にする方法、さらには表示する解像度より広いビデオメ モリを実装し、その広い座標空間内の任意の位置から画 面に表示を開始するという方法など、説明を始めたらき りがありません、アイデアは無限です。

今回筆者は、次のように基本的なアーキテクチャを決定しました ($\mathbf{Z}4$).

- ●2048 × 2048 ドットの仮想画面中の任意の 640 × 480 ドットを表示
- 1ピクセルの構成は上位ビットからα, R, G, Bの各8ビット
- 発色モードはフルカラー表示固定

以上から、16M バイトのビデオ容量が必要なことになります。16M バイトの容量を実現するとなると、現状ではSDRAM を選択するのが無難なところでしょう。

● バス帯域の検討

グラフィックスコントローラの設計でもう一つ重要な 決定事項が、次に説明するバス帯域の検討です.

今回採用を考えているビデオメモリは SDRAM です. 通常の SDRAM はポートが一つしかありません. つまり, 画面表示のための読み出しと, CPU からの読み書きで同 じポートを使わなければなりません. そして SDRAM も DRAM の一種ですから, 定期的にリフレッシュも必要に なります. つまり一つのポートを三つの用途で使うこと になるわけです.


ここで仮に、32 ビット幅の SDRAM を 66MHz のクロックで動かすとしましょう。SDRAM のアクセスには RAS/CAS などの制御が必要で、データが出てくるまでに4クロックかかります。また、VGA 表示時のピクセルクロックを近似して 24MHz とします。すると 66:24 なので、SDRAM 側の 11 クロック時間で、画面に4 ピクセル表示される計算になります〔図 5(a)〕.

SDRAM はアクセス開始に 4 クロックかかるとすると、シングル転送で 1 ワードしか読み出さなくても、合計 5 クロックの時間がかかるわけです。 VGA で 4 ピクセル表示する時間に、SDRAM をシングル転送させると、なんと 2回しか転送を実行できません。4 ピクセル分のデータが欲しいのに 2 ピクセル分しか読み出せないことになり、これは画面表示のための SDRAM の読み出しが、実際の画面表示にまったく追いついていないことを意味します。


グラフィックスで SDRAM を使う場合は、必然的に数 ワード連続してデータを読み出すバースト転送が必須に なります。

では、もっとも基本的な4ワードバースト動作時で考えます。SDRAMは11クロック中、アクセス開始に4クロック、データの読み出しに4クロックで、4ピクセル分のデータを読み出すに8クロックかかるわけです。する


〔図 4〕今回のグラフィックスコントローラの基本仕様




〔図5〕バス帯域の検討



(a) SDRAMクロックとVGAピクセルクロックのクロック比







と、あと3クロック分の時間しか残りがありません。この3クロックの時間を、CPUからのアクセスとリフレッシュで使うことになります〔 $\mathbf{25}(\mathbf{b})$ 〕。

実際には3クロックではCPUからSDRAM へアクセスすることはできないので、倍の8ピクセル、さらに倍の16ピクセル分を一気に読み出します。たとえば8ピクセル分なら、SDRAM側は22クロック分の時間になるので、22 - (アクセス開始4クロック+データ8クロック) = 10クロックの空き時間になります(\mathbf{Z} 5 (\mathbf{C} 0).

この例では、SDRAM を1ワードアクセスして32ビット、つまり1ピクセル分のデータを読み出していますが、SDRAMのデータバス幅を倍の64ビットにするとどうでしょうか。アクセス開始の4クロックは同じですが、その次からは1ワードで2ピクセル分のデータを読み出せるわけです。つまり、図5(d)のように8ワード分読み出すと、16ピクセル分のデータを読み出すことが可能になり、32クロックもの空き時間を確保できます。CPUからのアクセスにも十分時間を確保することができるわけです。

実際には SDRAM のアクセスには、さらにプリチャージ時間 などのクロックも必要なので、これよりも空き時間が減ります. SDRAM をどんなモードでどう制御するかも考慮に入れた計算が必要です。

また、当然のことながら、SDRAM からの読み出しとピクセルクロックの表示出力は速度差があるので、FIFO などのバッファを置いて、いったんそこに詰め込んでおく必要があります。

• 最終的なグラフィックス構成の決定

2ポートのビデオメモリが使えれば、いかに余裕のある設計が できるかがわかるかと思います.しかし、入手困難なメモリは 採用できません.

SDRAMを使う場合は、画面表示のための読み出し時間を減らし、少しでも CPU アクセスのための時間を広げるよう、あれこれ構成を考える必要があります。そのグラフィックスボードで動画を表示させようものなら、CPU アクセスにさらに広い帯域が必要になるのは目に見えています。

以上の点を考慮し、今回は32 ビット幅の SDRAM を2 個並べて、グラフィックスコントローラとビデオメモリの間を64 ビット幅で接続することにします

3 グラフィックスボードの設計

今回設計するグラフィックスボードのブロック図を**図6**に示します。以下、各部について説明します。

• PCI バスインターフェース


今回のボードは PCI バス上に実装するので、システムバスとのインターフェースには PCI バスを使用します。CPU からの描画は、すべて PCI バス経由でのアクセスになるわけです。もちろん CPU 以外のバスマスタが、直接ビデオメモリに転送をしてくる場合もあります。

今回の VGA/フルカラーモードで 60fps の非圧縮動画転送を行った場合,その転送帯域はおよそ 74M バイト/秒になります. PCI バスの最大転送帯域が 133M バイト/秒なので,55%の転送帯域が単なるビデオデータの転送に使われます。この CPU インターフェースには、十分に高速なデータ転送に耐えるだけの性能が要求されます。

実際の動画再生ソフトウェアでは、限りある転送帯域を有効

〔図6〕設計したグラフィックスポードのブロック図

94



に活用するため、データを 1/10 程度まで圧縮して転送量を小さ くしていますが、高速で動かせればそれに越したことはありま せん.

● ビデオメモリ (SDRAM) コントローラ

今回のグラフィックスボードはビデオメモリとして SDRAM を採用したので、ビデオメモリコントローラはすなわち SDRAM コントローラとなります.

ビデオメモリを制御する SDRAM コントローラは、第2章で 紹介した SH-4のメインメモリ用 SDRAM コントローラよりも, 複雑でかつ転送帯域を保証しなければならない回路です。

もし SDRAM 読み出しが画面出力に間に合わなかった場合、 画素読み出しが間に合わないということは、結果として画面が 正しく表示されなくなります。具体的には激しいチラツキや崩 れた表示になります.

ビデオメモリ

ディスプレイに表示する画素データを保持するメモリです. 今 回は2048 × 2048 ドット/1 ピクセル32 ビットという仕様から、 全容量は16Mバイトとなります。また、転送帯域を確保するた め、32 ビット幅の 64M ビット SDRAM を 2 個並べ、データバス 幅を64ビット構成にしています.

このように、実際に画面に表示される範囲よりも広いビデオ メモリを実装することで、いくつかの利点が生まれます.

たとえば、表示開始位置をパラメータで変更可能な構造にし て、表示位置を少しずつ移動させることで、実際のビデオメモ リ上のデータをコピー転送で移動させなくても、画面表示を移 動させることができます、いわゆるハードウェアスクロールを実 現できるわけです.

また、表示画面の数画面を同時に確保できるので、ある部分 を表示中に非表示部部分を書き替えることで、画面のチラツキ きを抑えることができます。表示範囲と同じ位置に CPU からの 書き込み動作を行うと、どうしてもチラツキが発生してしまい ます。これを回避するには、2画面、3画面分の領域を確保し、 表示中の範囲は書き替えずに、表示していない画面エリアを書 き替え、書き替えが完了したらその表示をその範囲に切り替え るわけです。このようなテクニックをダブルバッファ、トリプル バッファと呼ぶこともあります.

なお、この切り替えるタイミングを判定する方法として、ホ スト CPU が何らかの方法で画面の表示時間を計測するなどとい った方法ではなく、グラフィックスコントローラが画面表示の 垂直同期帰線時間になるタイミングを判定して、それに同期し て切り替えると、画面の切り替え表示がスムースになります。垂 直同期帰線時間のタイミングは、ステータスレジスタをポーリ ングすることでも取得できますが、今回のコントローラでは、 PCIバスに割り込みとして出力することもでき、ホスト側が割 り込み処理で画面表示位置を切り替えることも可能です。

● ビデオタイミング生成回路

ビデオタイミング生成回路の役割は、HSYNC と VSYNC、そ

してBLANK*信号をタイミングチャートにしたがって生成する ことです。このタイミング生成回路の基本となるクロックは、1 画素の表示クロックつまりピクセルクロックであり、このクロ ックを数えることで、各タイミング信号の"H"パルス幅や"L"パ ルス幅を決めます。

ただしタイミングを作るにあたって、ピクセルクロックをその ままカウンタに使うことはしません。今回の仕様のように VGA 程度のピクセルクロック(23.856MHz)であれば問題なくカウン タも動くでしょうが、解像度やリフレッシュレートが上がり、ピ クセルレートがどんどん高速になると、速度が速すぎてカウン タが回らないこともあるからです。またすべてのタイミングを、 1ピクセル単位で表示位置を調整するほどの精度にする必要があ りません.

そこで、一般的には基準となるクロックを8ピクセルごとに1 回カウントするように、8:1プリスケーラを用意しておきます。 ここではこの信号を DIV8 クロックと呼びます.

たとえば VGA/60fps のタイミング生成回路を作る場合を想定 しましょう. HSYNC 信号を作るには、四つのカウンタを使用し

- 水平フロントポーチ幅
- 水平表示期間幅
- 水平バックポーチ幅
- ・水平同期パルス幅

この四つのカウンタによって算出された HSYNC 信号の"L"と "H"を繰り返す周期が、800 ピクセルクロック分に相当します。

そしてこのうち、水平同期パルス幅期間をカウントしている 間は HSYNC 出力は" L "レベルとなり、それ以外の期間は" H "レ ベルです。フロントポートカウンタとバックポーチカウンタの値 は、ブランク信号を作るために必要なラインなので注意してく ださい.

同様に、次は VSYNC 信号側を考えましょう。

こちらも HSYNC と同様に、次の四つのカウンタが必要にな ります.

- 垂直フロントポート幅
- 垂直表示期間幅
- 垂直バックポーチ幅
- 垂直同期帰線パルス幅

こちらのカウンタで数える元になるのは、HSYNC 信号の回数 です。つまり表示ライン数を数えています。


ブランク信号は合計八つのカウンタのうち, 表示期間時のみ "H"レベルにし、それ以外は"L"レベルにするという回路です。 これで表示期間以外の間はブランク信号が有効になり、ディス プレイ側は画面上に余分な画素を表示したりはしません.

これらをまとめたタイミング回路のブロックを図7に示します.

ピクセルデータバッファ

ビデオタイミング生成回路の要求によりビデオメモリから読 み出された画素データを、後段の D-A コンバータに対して送り

〔図7〕ビデオタイミング生成回路のブロック図



出す回路です。この回路も、ビデオタイミング生成回路から出力される HSYNC や VSYNC、BLANK*信号によって送り出しを制御します。

また、この部分に実装する機能として、強制的に画面表示をオフにする機能や、画面表示の輝度を制御するフェイドコントロール機能があります。フェイドコントロールとは、ビデオメモリから読み出した RGB の各表示レベルを除算し、輝度を調整して出力します。この輝度調整を画面表示のタイミングと合わせて可変することで、真っ黒の画面から映像が浮かび上がってくる(フェイドイン)、または表示画面が徐々に暗くなる(フェイドアウト)を実現できます。

今回設計する回路は、ピクセルクロックが約24MHz程度なので、現在のFPGAではそれほどたいへんな回路にはなりません。しかし表1でわかるように、解像度が上がれば上がるほど、リフレッシュレートが上がれば上がるほど、ピクセルクロックは高くなります。解像度によっては100MHzを超えるクロックを要求される部分なので、筆者はいつも設計に気をつけています。

● メモリマップとレジスタ構成

以上、設計したグラフィックスボードの PCI デバイスのコンフィグレーションレジスタを表 2 に、CRT コントロールレジスタ群のレジスタ一覧を表 3 に示します。今回の仕様では VGA 固定となっているので、各レジスタ中のパラメータでは、VGA で意味をもつモードしか動作しない点に注意してください。

〔表 2〕 PCI デバイスのコンフィグレーションレジスタ一覧

ベンダID	0x6809
デバイス ID	0x8114
クラスコード	oxo3 ox8o oxoo ディスプレイコントロールクラス/ その他のディスプレイコントローラ
ヘッダタイプ	0x00
ベースアドレス 0	1M バイトのメモリ空間 CRT コントロールレジスタ群を配置
ベースアドレス1	16M バイトのメモリ空間 ビデオメモリをリニアにマッピング
割り込み	INTA# 使用

4

帯域確保のテクニック

画面表示でいちばん注意しなければならないのは、画面表示を止めてはならないということです。たとえば、HDDなどではときどきウェイトが入る場合があっても、少しパフォーマンスが下がる程度で実害はありませんが、画面表示がちらつくグラフィックスボードは、はっきりいって使い物になりません。

たとえば、VGA/60fps モードのピクセルクロックは約 24MHz です。そして必ず 24MHz = 41.6ns 間隔で画素出力を行わなければなりません。第 2 章で SDRAM の使い方を解説しましたが、100MHz で 32 ビットバス幅帯域をもつ SDRAM コントローラから比べれば、これはそれほど難しいようには思えないかもしれません。

しかし、必ず 41.6ns 間隔で画素出力を行わななければならないというのは、リフレッシュやプリチャージ、また CPU からのアクセスもすべて包括してなおかつ、この速度を出さねばならないということです。

画面表示のための SDRAM アクセスをしつつ、プリチャージ、 リフレッシュ、CPU アクセスの時間を確保するための方法を、 いくつか説明します.

● バースト転送を活用する

第2章の SDRAM コントローラの章でも説明したように、SDRAM の読み出しは1ワード目のデータが出てくるまでは時間がかかり、2ワード目以降の読み出しは連続的に行うことができます。2ワード目以降そのまま連続して読み出せるワード数は、通常の SDRAM では8ワードまで可能です。すでに転送帯域の検討で説明〔図 $\mathbf{5}(\mathbf{b})$ 、(\mathbf{c})〕したように、SDRAM のバースト転送を活用することで、バス帯域幅を確保することができます。

さらに SDRAM メモリは、同一RAS アドレス/バンク内では、連続して CAS アドレスを発行し、継続してデータを読むことができます。たとえば、今回のグラフィックスボードでも採用している、筆者が好んで使っている SDRAM MT48LC2M32(マイクロン)では、512 ワード分の連続空間はバンクアクティブを行わなくても連続に読み出すことができます。

512 ワードを連続で読み出すには、まずはじめに RAS により

〔表3〕CRTコントロールレジスター覧 ー

▶ HSYNC:水平同期タイミング関連レジスタ

オフセット	名 称	意味			
+ooh	HSPW	ビット5~0: HSYNC/水平同期パルス幅設定レジスタ			
+0011	1151 **	ビット15:HSYNCパルス極性反転ビット			
+04h	HFP	HFP HSYNC/表示開始位置マスク幅設定レジスタ			
+08h	HV	HV HSYNC/水平方向表示期間幅設定レジスタ			
+oCh	HBP	HSYNC/バックポーチ幅設定レジスタ			

▶ VSYNC:垂直同期タイミング関連レジスタ

オフセット	名 称	意 味		
+10h	oh VSPW	ビット5~0: VSYNC/垂直同期パルス幅設定レジスタ		
+1011	V 51 VV	ビット15: VSYNC パルス極性反転ビット		
+14h	VV VSYNC/垂直方向表示期間幅設定レジスタ			

▶ HSYNC/VSYNC割り込み制御関連レジスタ

オフセット	名 称	意味
		ビット 31: HSYNC 期間中
		ビット15: HSYNC割り込みステータスビット
+18h	HIP	ビット14: HSYNC割り込みイネーブルビット
		ビット 10~0:水平同期 (HSYNC) 割り込み位置設定 レジスタ
		ビット 31 : VSYNC 期間中
		ビット15: VSYNC割り込みステータスビット
+1Ch	VIP	ビット14: VSYNC割り込みイネーブルビット
		ビット8~0:垂直帰線同期(VSYNC)割り込み位置 設定レジスタ

▶表示サイズ/開始位置関連レジスタ

オフセット	名 称	意味
+20h	HPLAT	水平方向表示位置微調整レジスタ
+24h	HPPER	水平方向表示サイズ設定レジスタ
+28h	VPLAT	垂直方向表示位置微調整レジスタ
+2Ch	VPPER	垂直方向表示サイズ設定レジスタ

注:オフセットはベースアドレスレジスタ0のアドレスを先頭アドレスとしたとき

バンクアクティブし、 t_{RCD} 後に CAS を発行します。 ここから CL 値経過後にデータが8ワード分連続に出てきますが、ちょうど CAS を発行してから8クロック後に次のCAS アドレスを入れる と、1回目のCASによる8ワードデータ出力に連続して、つぎ の8ワードデータが出力されます。

つまり、SDRAM コントローラのシーケンサを8クロックごと に CAS を発行するように設計すると、この MT48LC2M32 や同 等品に関しては、最大 512 ワードまで連続してデータを読み出 すことができるので、SDRAMの読み出しあたりのオーバヘッ ドは見かけの上では限りなくゼロになります.

このテクニックを使った SDRAM コントローラのステートマ シンの一部をリスト1(章末)に示します.

● FIFO バッファを深く

FIFO を使うことの利点は、書き込み側のバスクロックと読み 出し側のバスクロック差を考えなくてすむということです. SDRAM から読み出したデータをいったん FIFO に書き込む部

▶水平/垂直方向表示開始ピクセル位置設定レジスタ

オフセット	名 称	意味
+30h	XDPOS	水平方向表示開始ピクセル位置設定レジスタ
+34h	YDPOS	垂直方向表示開始ピクセル位置設定レジスタ

▶ CRT コントロール関連レジスタ

	77 1 1 1 1	関連レジスタ
オフセット	名 称	意味
		CRT コントロールレジスタ群
		ビット15: DISPLAY コントロール
		"1":表示オン
		" o ":表示オフ
		ビット14: HSYNC/VSYNC コントロール
		"1": イネーブル
		"o": ディセーブル
		ビット13~12: ピクセルクロックセット
		" 11 ": 57.272MHz (予約)
		" 10 ":28.636MHz (予約)
		" 01 ": 57.272MHz
		(XGA ピクセルクロック)(予約)
+40h	DISPCTRL	" 00 ": 28.636MHz
		(VGAピクセルクロック/デフォルト)
		ビット 11: ピクセルカラーモードセレクト
		"1": 32ビットカラー
		" o ": 16 ビットカラー(予約)
		ビット7~0: VESAローカル CRT コントロ
		ーラ係数レジスタ
		" 10h ": 640 × 480/
		リフレッシュレート 60Hz
		" 12h ":640 × 480/ リフレッシュレート75Hz(予約)
		" 20h ": 800 × 600/
		リフレッシュレート 60Hz (予約)
		" 22h ": 800 × 600/
		リフレッシュレート 75Hz (予約)
		" 30h ": 1024 × 768/
		リフレッシュレート 60Hz (予約)

分は、SDRAM のクロック速度で動作させます。実際に画面に 出力するための FIFO から読み出す部分は、ピクセルクロック と同期したクロックで動作させます. ピクセルクロックで読み 出すといっても、すでに説明したブランキング時は画面表示を しないので、ビデオタイミング生成回路の BLANK 信号にした がって読み出しを制御します.

このように SDRAM の速度とピクセルデータ読み出しの速度 を非同期に設計することで、ピクセル読み出し速度の異なるさ まざまな画面モードにも対応することも可能になります.

さて、バースト転送により数十ピクセル分のデータを読み出し ても、今度は読み出したデータを実際に表示されるタイミングま で, どこかに保存しておかなければなりません. バーストワード 数を多くすると、それだけ短時間に読み出すワード数が多くな るので、結果、FIFOバッファを深くする必要があるわけです.

FIFOの段数は、メモリコントローラの速度とピクセルレー ト, それにメモリの全転送帯域中に, CPU からのアクセスの割

Interface Jan. 2003

合をどれくらいにするのかという点を考慮して、さまざまに変わると思います。たとえば、全転送帯域の1/3を画面出力に割り当ててもいいなら、FIFOは32ワードもあればいいでしょう。

画面出力用の転送帯域が少なくなればなるほど、CPUからのアクセスにも応答しやすくなるということで、頻繁に画面書き換えを行う用途や動画表示を考えているのであれば、FIFOを深くして一度に大量のピクセルデータを取り込むような工夫をします

● ビデオメモリのビット幅を増やす

さらに転送帯域を確保したい場合は、転送帯域の検討の**図5** (d)の方法である、32 ビット幅よりも64 ビット幅、さらに128 ビット幅というように、バス幅を広げて転送帯域を確保する方法も非常に有効です。1 ワードの転送で2 ピクセル、4 ピクセルを同時に読み出せるので、画面表示のために SDRAM にアクセスする時間が相対的に少なくなります。バス幅が倍になれば、ほぼ倍の帯域を確保できると考えられます。

しかし、データバス幅を広げる方法は、グラフィックコントローラとビデオメモリの間の信号線を増やさなければなりません。データバス幅が広がれば広がるほど、データバスの信号線を基板上で配線するのが困難になってきます。

クロックを上げる

転送帯域を確保するためには、SDRAMの動作クロック周波数を上げるという方法もあります。もちろん、FPGAやSDRAMがその速度に対応できれば、という前提になります。100MHzのバスクロックを133MHzに上げるだけで、33%高速に転送できます。さらに、画面表示のための読み出し動作は、読み出しワード数が同じならかかる時間は短くなるので、実質2倍ぐらいの性能向上が期待できます。

まとめ

ここではグラフィックスコントローラに要求される機能をひととおり述べましたが、VGA クラスであっても、設計段階でこれぐらいの機能に対する考慮をしておくと、今後、高解像度、動画転送、複数画面の重ね合わせ処理などの要求にも対応できることでしょう。

いくら・まさみ 来栖川電工有限会社

〔リスト1〕ビデオメモリ用 SDRAM バーストアクセス対応ステートマシンの一部

```
Wait for Read data transfer.
when WAIT MEM ACC =>
                                                                            -- **** DAC side data transaction ****
                                                                                if ( MPU ACC START = '1' ) then
     case WORD COUNTER(4 downto 0) is
                                                                                              - At current transaction if for MPU.
         when "00001" =>
                                                                                     VRAMC NSTATE := ACCESS COMPLETE :
            **** DAC side data transaction **** --
                                                                                end if :
             if ( MPU ACC START = '1' ) then
                                                                           when "00111" =>
                           -- At current transaction if for MPU.
                   nMCS
                           <= "00" ; -- Prechage selected bank
                                                                                MA ADRS CAS3 <= '1';
                   nMRAS
                                                                                          <= '1' ; -- UPPER 16PIXEL.
                          <= '0';
                                                                                MA(3)
                          <= '1' ;
                                                                                          <= '1' ;
                   nMCAS
                                                                                MA(10)
                   nMWE
                           <- '0' :
                                                                                                  -- READ auto-prechage sign flag.
              else
                                                                            when "01000" =>
                                                                                          <= "00"; -- Read/Write command.
                   nMCS
                           nMCS
                          <- '1' ;
                                                                                          <= '1' ;
                   nMRAS
                                                                                nMRAS
                          <= '1';
                                                                                          <= '0';
                   nMCAS
                                                                                nMCAS
                   nMWE
                           <= '1' :
                                                                                nMWE
                                                                                          <= '1' :
              end if :
                                                                           when "01001" =>
         when "00010" =>
                                                                                          <= ( others => '0' ) ;
                                                                            -- MA
                        <= "11" ; -- No operation command.
                                                                                nMCS
                                                                                          <= "11" ; -- No operation command.
              nMCS
                        <= '1';
                                                                                          <= '1' ;
              nMRAS
                                                                                nMRAS
                        <= '1';
              nMCAS
                                                                                nMCAS
                                                                                          <= '1'
              nMWE
                                                                                nMWE
         when "00011" =>
                                                                           when "01100" =>
              if ( DAC ACC START = '1' ) then
                                                                                nPIX ACK <= '0'; -- Set acknowledge PIX ACK*
                  FF WR EN <= '1' ;
                                                                            when "01110" =>
                       -- PIXEL data holding fifo write start !!
                                                                                nPIX ACK <= '1' : -- Negate acknowledge PIX ACK*
              end if :
                                                                           when "10010" =>
         when "00100" =>
                                                                                VRAMC NSTATE := ACCESS COMPLETE :
             hold SDRAM D I <= "1111" ;
         when "00101" =>
                                                                           when others =>
          ** At CL = 4 ****
                                                                                nu11 :
         -- **** MPU side data transaction **** --
              hold SDRAM D I <= "0000";
                                                                       end case :
                            <= MPU ACC START ;
              READY Port
```

第5章

M16C マイコンと PCI デバイスでキーコードを変換する

PS/2 キーボード&マウス インターフェースの設計/製作

山武一朗/藤が丘勝信

コンピュータシステムの入力デバイスとして、もっとも普及しているのがキーボードとマウスであろう。ここでは PS/2 キーボードおよび PS/2 マウスの通信プロトコルについて解説し、M16C マイコンとの接続部分について解説する。また、PS/2 キーボードやマウスのデータをよりスマートなコードに変換して PCI バス側へ出力し、ホストである SH-4 から利用しやすくするよう、PCI バス上にキーボードインターフェース回路を設計する. (編集部)

はじめに

画面表示出力ができたら、次はキーボードやマウスの入力でしょう。キーボートとマウスとくれば、これから採用するシステムなら、インターフェースは USB を採用すべきという声が出てくるのは当然です。しかしプロローグで説明したように、キーボードパワー ON など、ある意味マニアック(!?) な仕様を実現するために、ここではあえて PS/2 インターフェースを採用しました。

ただし、PS/2インターフェースの制御をそのまま直接、ホスト CPU である SH-4 にさせるつもりはさらさらありません。せっかくの美しいアーキテクチャ(?)に、PS/2というレガシーなインターフェースを持ち込みたくはありません。くわしくは後述しますが、とくにPS/2キーボードのキーコードの統一性のなさを見れば、この気持ちを理解してもらえると思います。

そこで PS/2 デバイスから送られてくるデータをよりスマートなコード体系に変換し、さらにシステムバスである PCI バスに接続できるように考えてみます。キーコードの変換はそう簡単ではなく、また今回は誌面の関係で解説しませんが、バッテリバックアップ付きのリアルタイムクロックを接続することで、タイマ起動を可能にするなど、さまざまな電源制御/システム制御を行うことも考え、ここにマイコンを採用することにしました。

図1にキーボード&マウスインターフェースの構成を示します. 最終的にはATX電源の制御なども考えているので、システムコントローラと呼んでいますが、ここでは誌面の都合から、キーボード&マウスインターフェース部分にしぼって解説します.

今回、マイコンには M16C (三菱電機) を採用しました。なぜ M16C なのかは諸般の事情 (しがらみ?) によります (笑)。日立 製作所と三菱電機の半導体部門の事業統合により、今後このマイコンがどうなるのかは不安なところがありますが、M16C はカーエレクトロニクスの分野でそれなりにシェアのあるマイコンなので、当分の間は消えないと考えています。

写真1に試作したシステムコントローラを示します. なお,

PCI ボードには次章で解説する ATA インターフェースも実装しています. よって PCI デバイスは, マルチファンクションデバイスとなっています.



PS/2 インターフェースの通信プロトコル


それではまず、PS/2 キーボードとマウスの通信プロトコルについて解説します。

• クロック線とデータ線の2本のみ


図 2 に PS/2 コネクタのピン配置を示します。 PS/2 キーボードも PS/2 マウスもピン配置は同じです。このように PS/2 インターフェースは、電源とグラウンドを除くと、CLK 線と DATA線の 2 本しかありません。

これでは片方向通信しかできないように見えますが、CLK線やDATA線はオープンコレクタでドライブされているので、キーボードやマウスなどのデバイス側とホスト側の両方が信号をドライブすることができます。またCLK線とDATA線を後述するようなルールで制御することで、デバイス→ホストやホスト→デバイスの両方向のデータ転送が可能になっています。


(図1) システムコントローラ(キーボード&マウスインターフェース)の構成




〔写真 1〕システムコントローラ PCI ボードと M16C マイコンボード外観







(b) M16Cマイコンボード部(試作壱号)



(**c**) M16C マイコンボード部 (試作弐号/RTC & デバッグポート実装)

• PS/2 インターフェースのデータ通信


図3に PS/2 インターフェースのデータ通信のようすを示します。 PS/2 インターフェースの通信は非常に速度が遅く、クロック線の" H"と" L"の時間は、だいたい $30 \, \mu s \sim 50 \, \mu s$ と幅があります。

DATA 線だけを見ると、まず最初にスタートビットがあり、データが LSB から送信され、パリティビットとストップビットがあります。 RS-232-C で使われる調歩同期式によく似ていますが、それぞれのビットをクロック線のタイミングで送信する部分が違います。なお、パリティは奇数パリティとなっています。

● デバイスからホスト方向の通信

デバイスからホスト方向の通信とは、ホストがキーボードやマウスからデータを受信する場合のことです。

〔図 2〕PS/2 コネクタのピン配置



ピン	信号名
1	DATA
2	NC
3	GND
4	+ 5V
5	CLK
6	NC

PS/2 コネクタ(6ピン・ミニDIN)

CLK線と DATA 線がどちらも"H"の場合は通信が行われていない状態を示します。送信するデータのあるデバイスは、DATA 線を"L"にしてスタートビットを出力します。次に CLK線を"L"にして最初のクロックを出力します。以降、CLK線を"L"→"H"にしたら次のデータを出力していきます

ホストに対してデータを送信中,自分(デバイス側)が CLK線を"H"にしているはずのタイミングで実際の CLK線の状態が"L"だった場合は,ホスト側が CLK線を強制的に"L"にしていることを意味します。オープンコレクタのため、どちらかが"L"を出力すると片方が"H"でも"L"になるからです。これはホスト側がデバイスに対してデータの送信中止を要求していることを意味しています。この場合は DATA線を"H"にもどし、CLK線が"H"になるのを待って、再度始めから送信し直します。


このように、データを出力するのはもちろんデバイス側ですが、クロックを出力するのもデバイス側である点に注目してください。ホストはデバイス側の出力するクロックにしたがってデータを受信していきます。

ホストからデバイス方向への通信

ホストからデバイス方向への通信とは、ホストがキーボード やマウスに対してコマンドやデータを送信する場合のことです.

すでに説明したように、ホストはデバイスに対して送信中止を要求することができます。ただし、CLKが10クロック目(パ

(図3) PS/2 インターフェースのデータ通信のようす



リティビット送信中) になっている場合には止めることができません。 10 ビット以前であれば、CLK 線を" L"にしてデバイスに対して送信中止を要求できます。CLK 線の" H"/" L"の時間は 30 μ s \sim 50 μ s なので,その数倍以上の時間だけ" L"を出力します。

これでデバイスはデータの送信を中止したはずです.そこでホストは DATA 線を"L"にしてスタートビットを出力し,次に CLK 線のドライブを開放します.すると CLK 線はオープンコレクタなのでプルアップ抵抗により"H"になります.これでホストがデバイスに対してコマンド送信を要求していることがわかり

ます.

以降,デバイス側は CLK 線をドライブしてクロックを出力していきます. CLK 線が" H" \rightarrow " L"になったらホストは次のデータを出力していきます.

このように送信停止とコマンド送信要求時はホストが信号線をドライブしますが、送信が始まってからのクロックはデバイス側が出力している点に注目してください。そのためデバイス側が何か別の処理でコマンドの受信ができないような場合は、クロック出力を止めるだけでホストも待たざるを得なくなるわけ

〔表 1〕キーボードコマンド/応答データ

リセット	イネーブル
[FFh] (ack)	[F4h] (ack)
再送	セットタイプマティックレート/ディレイ
[FEh] (直前のバイト)	[F3h] (ack) [Data] (ack)
セットキータイプ(メイク)	Data ピット7:" o "
[FDh] (ack) [スキャンコード][スキャンコード]	ビット5~6:ディレイ[表(b)参照] ビット4~0:レート[表(c)参照]
セットキータイプ(メイク/ブレーク)	ID 読み出し
[FCh] (ack) [スキャンコード] [スキャンコード]	[F2h] (ack) (ID 下位) (ID 上位)
セットキータイプ(タイプマティック)	オルタネートスキャンコード取得
[FBh] (ack) [スキャンコード][スキャンコード]	[Foh] (ack) [ooh] (現在のスキャンコード値)
セットオールキー(タイプマティック/メイク/ブレーク)	オルタネートスキャンコード選択
[FAh] (ack)	Foh] (ack) [Data] (ack)
セットオールキー(メイク)	Data $Z + \gamma Z - \gamma \hat{a} \hat{a} \hat{b} \hat{a}$
[F9h] (ack)	エコー
セットオールキー(メイク/ブレーク)	[EEh] (EEh)
[F8h] (ack)	キーボード LED 点灯制御
セットオールキー(タイプマティック)	[EDh] (ack) [Data] (ack)
[F7h] (ack)	Data ピット7~4:" 0 "
セットデフォルト	ビット3:カナLock(AXキーボードのみ)
[F6h] (ack)	ピット2:Caps Lock
デフォルトディセーブル	ピット1: Num Lock
[F5h] (ack)	ビット 0: Scroll Lock " 1 "で点灯 f 0 "で消灯

注:[]はホスト→デバイスのコマンド.()はデバイス→ホストの応答データ.

(ack) はコマンドが正常に受信されれば ACK (FAh), パリティエラーなどの場合は再送 (EEh).

(a) キーボードコマンド一覧

ビット5~6	時間
00	250ms
01	500ms
10	750ms
11	1000ms

(**b**) ディレイ設定値

ビット	タイプマティック	ビット	タイプマティック
4~0	レート	4~0	レート
00000	30.0	10000	7.5
00001	26.7	10001	6.7
00010	24.0	10010	6.0
00011	21.8	10011	5.5
00100	20.0	10100	5.0
00101	18.5	10101	4.6
00110	17.1	10110	4.3
00111	16.0	10111	4.0
01000	15.0	11000	3.7
01001	13.3	11001	3.3
01010	12.0	11010	3.0
01011	10.9	11011	2.7
01100	10.0	11100	2.5
01101	9.2	11101	2.3
01110	8.6	11110	2.1
01111	8.0	11111	2.0

(c) レート設定値

ooh/FFh
FEh
FCh
FAh
EEh
AAh
83ABh/84ABh/86ABh

(d) キーボード応答データ

〔表 2〕マウスコマンドと応答データ

リセット	
[FFh] (ack)	
再送	
[FEh] (ack)	
セットデフォルト	
[F6h] (ack)	
デフォルトディセーブル	
[F5h] (ack)	
イネーブル	
[F4h] (ack)	
セットサンプリングレート	
[F3h] (ack) [Data] (ack)	oAh : 10 サンプリング/秒
Data サンプリングレート	14h :20サンプリング/秒
	28h : 40 サンプリング/秒
	3Ch : 60 サンプリング/秒
	50h : 80 サンプリング/秒
	64h : 100 サンプリング/秒 C8h : 200 サンプリング/秒
ID読み出し	Con : 200 9 5 7 9 5 7 149
[F2h] (ack) (マウスID)	
セットリモートモード	
[Foh] (ack)	
セットラップモード	
[EEh] (ack)	
リセットラップモード	
[ECh] (ack)	
リードデータ	
[EBh] (マウスデータ)	
セットストリームモード	
[EAh] (ack)	
ステータスリクエスト	
[E9h] (動作モードなど) (解像	度) (サンプリングレート)
セットレゾリューション(解像度	
[E8h] (ack) [Data] (ack)	01h : 2カウント/mm
Data ooh : 1カウント/mm	02h : 4カウント/mm
	03h : 8カウント/mm
セットスケーリング	
[E7h] (ack)	
リセットスケーリング	
[E6h] (ack)	
(a) - + -	コマンド一點

(a) マウスコマンド一覧

コマンド再送	FEh
BAT(自己診断)異常終了	FCh
アクノリッジ (ACK)	FAh
BAT正常終了	AAh

(b) キーボード応答データ

です. なお、図3(b)の最後にあるラインコントロールビットは、ストップビットに相当するクロックで、DATA線が"L"だった場合など、デバイス側からホストに対して異常発生を通知するものです.

また、CLK線とDATA線を同時に"L"にして数十ms以上の時間固定すると、ホスト側からデバイスにハードウェア的にリセットを通知することができます。

以上の通信は、キーボードでもマウスでも同様です。 異なる

のは、この通信でやり取りされるデータやコマンドです。

◆ キーボードコマンドと応答データ

表1(前頁)にキーボードコマンドと応答データを示します。まず表中の用語について説明します。メイクとはキーを押したとき、ブレークとは離したとき、タイプマティックとはオートリピートのことを意味します。スキャンコードとは、キーボードのどのキーを押したときにどんなコードが出力されるかを定義したコードのことで、PC/AT 互換機で使われるキーボードでは3種類のコードセットが決められています。デフォルトで使われているのはスキャンコードセット2です。

セットタイプマティックレート/ディレイの設定コマンドとは、 キーを押して最初のキー出力からオートリピートが始まるまで のディレイと、オートリピートのレート(秒間文字数)を設定す るコマンドです。

セットキータイプとは、指定した各キーをメイクのみ、メイク/ブレーク、またはオートリピートありの動作に設定するコマンドで、セットオールキーとは、すべてのキーを同様にいずれかの動作に設定するコマンドです。ただし、これらのコマンドで影響を受けるのは、スキャンコードセットが3の場合のみです。

また、ID 読み出しコマンドでキーボードから ID を読み出せます。ID の種類にはいくつかあるのですが、残念ながらその ID からは、日本語キーボードと英語キーボードを識別できるわけではありません。これらのキーボードの判定は、手動で指定する以外に方法がないようです。

• キーボードデータのフォーマット

キーボードから送信されるコードは、そのとき動作しているスキャンコードセットにより異なります。デフォルトで使われているのはスキャンコードセット2ですが、詳細については後述するキーコード変換方法の節で説明します。

● マウスコマンドと応答データ

表2にマウスコマンドと応答データを示します。表中にもあるように PS/2 マウスには、リセットラップモード、セットリモートモード、セットストリームモード、セットラップモードの四つのモードがあります。

マウスの電源 ON 時やリセットコマンド時にはリセットラップモードに入ります。するとマウスは自己診断を行い、ホストに完了コード(AAh)とマウス ID(ooh)を返して、次のようなデフォルトの状態になります。

●サンプリングレート : 100 サンプリング/秒

●解像度 : 4カウント/mm●スケーリング : リニアスケーリング●データ転送モード : ストリームモード

この状態でマウスはディセーブルとなり、ホストからイネーブルコマンドが送られてくるのを待ちます。

セットリモートモードはホストからコマンド(リードデータ)を発行されないとマウスのデータを送信しないモードです.

セットストリームモードはホストからコマンドを送らなくて

5

も、マウスの移動を検出したり、ボタンが押された場合 にデータを送るモードです。

リセットラップモードとはリセットコマンドかリセットラップモードコマンド以外は、マウスに送信されたデータをそのまま返すモードです.

また、スケーリングとは、マウスをゆっくり動かした ときは移動量を小さく、すばやく動かしたときは移動量 を大きくする動作で、セットストリームモードの時のみ 有効です。

▼ウスデータのフォーマット

表3に移動量やボタンの状態を示すマウスデータのフォーマットを示します。現在 PS/2 マウスには、ごく標準的な 2 ボタンマウスや、ホイール付きマウス、ホイール付きの 5 ボタンマウスがあります。ホイール付きマウスや 5 ボタンマウスは、通常の手順でマウスを初期化しても、標準 2 ボタンマウスとしてしか動作しません。

ホイール機能や5ボタン機能を生かすには、セットサンプリングレートコマンドを次のように連続して発行します.

- ●セットサンプリングレート: 200
- ●セットサンプリングレート: 100
- ●セットサンプリングレート:80

この次に ID 読み出しコマンドを発行し、その値が o3h

の場合は、ホイール付きマウスであると判定でき、**表3(b)**のフォーマットでデータを送ってきます。ホイール付きマウスでない場合は、IDを取得しても ooh のままとなります。

さらに同様に,

- ●セットサンプリングレート: 200
- ●セットサンプリングレート: 200
- ●セットサンプリングレート:80

とセットサンプルレートコマンドを発行してから ID を取得し、その値が 04h であれば、ホイール付き 5 ボタンマウスと判定でき、表3(c)のフォーマットでデータを送ってきます.

2 M16Cマイコンのシリアルコントローラ仕様 と PS/2 インターフェース

• SIO のクロック同期モードの機能

今回採用した M16C マイコンには 3 チャネルのシリアルコントローラ (以下 SIO) があり、チャネル 0 と 1 はほぼ同じ機能で、チャネル 2 が若干仕様が異なる SIO になっています.

図3でわかるように、DATA線は調歩同期式に見えますが、データ転送時の各クロックがデバイス側の出力するクロックに同期していることから、受信時はCLKの立ち上がりでDATAをサンプリング、送信時はCLKの立ち下りで1ビットずつ出力するクロック同期式モードを使うしかないようです。

しかし、M16CのSIOはクロック同期モードで使用すると、スタートビットやパリティは付加できない仕様になっています。ク

〔表3〕マウスデータのフォーマット

ビット	7	6	5	4	3	2	1	0		
	Y	X	Y	X		中	右	左		
バイト1	オーバ	オーバ	符号	符号	" 1 "	ボタン	ボタン	ボタン		
	フロー	フロー	ビット	ビット						
バイト 2		X 移動量								
バイト3		Y 移動量								

(a) 標準2ボタン(3ボタン)マウス

ビット	7	6	5	4	3	2	1	0		
	Y	X	Y	X		中	右	左		
バイト 1	オーバ	オーバ	符号	符号	" 1 "	ボタン	ボタン	ボタン		
	フロー	フロー	ビット	ビット						
バイト 2		X 移動量								
バイト3		Y 移動量								
バイト4		Z 移動量								

(**b**) ホイール付きマウス

ビット	7	6	5	4	3	2	1	0	
バイト 1	Y オーバ	X オーバ	Y 符号	X 符号	"1"	中 ボタン	右 ボタン	左 ボタン	
	フロー	フロー	ビット	ビット					
バイト 2		X 移動量							
バイト3		Y 移動量							
バイト4	" o "	" o "	第5 ボタン	第4 ボタン	Z 移動量				

(c) ホイール付き 5 ボタンマウス

注:いずれもボタンが押されているとき"1"

ロック同期モードを使いつつ,スタートビットやパリティを付加する工夫が必要です.

ポートやカウンタも使った裏技回路?

当初はマイコンの外に74TTLを1,2個並べて,オープンドレイン出力やDATA線を送信/受信に切り分ける回路を構成していました。しかしせっかく高機能な周辺コントローラを内蔵した組み込みマイコンを使っているので、なんとか外付け回路なしでPS/2デバイスを接続できないものか、ない知恵をあれこれ絞ってみました。

ここで筆者が注目したのが、TxDoとTxD1をオープンドレインで出力できる機能です。これが使えると、TxDとRxDを直接ワイヤード接続してDATA線にすることができ、外付けにオープンコレクタのドライバを接続せずに済みます。

また、M16C には豊富なパラレル I/O ポートやカウンタ/タイマコントローラがあります。ポートを使って CLK 線や DATA 線の現在の状態を調べたり、逆に強制的に" L"に制御したり、CLK 線のクロック数をカウントして現在何ビット目を送受信中かを判定できます。

M16Cの場合、オープンドレイン駆動対応のポートは一部のポートに限られていますが、"L"の出力は通常ポートでも電気的に問題ありませんし、"H"の状態を出力するにはポートの方向を入力に切り替え、プルアップ抵抗により疑似的にオープンドレイン駆動状態を実現できます。

もちろん M16C のポートはビット単位に入出力方向を制御で


き、さらにプルアップ抵抗まで内蔵しています。ただし、マイコンに内蔵されているプルアップ抵抗は非常に抵抗値が高いので、"L"から"H"まで状態が変わるのに非常に時間がかかります。そのためクロックの立ち上がりがなだらかすぎるのか、一部のキーボードではうまく動作しない場合もあるようです。そこで、プルアップ抵抗は外付けで $4.7k\Omega$ 程度のものを実装しました。

こうして考えた回路が、**図4**の PS/2 インターフェース回路です. 外付け部品はプルアップ抵抗のみというシンプルさです. なお M16C のポート番号の命名は, "P"の後に8ビット単位で付けられたポート番号と, その中の何ビット目かを示す2桁(ポート10 は3桁)の番号で表します. たとえば"P64"とは, ポート6のビット4を意味します.

● データ受信時の動作

図 5(a)にデータ受信時の動作を示します。デバイスのハードウェアリセットは、ポートに"L"を出力することで行います。このとき、同時にタイマ A チャネル 3/4(以降 TA3/4)のタイマを立ち上がりエッジ動作でダウンカウント、カウント値 2 (正確には、アンダーフローで割り込みを発生するので、2-1 で 1)に設定しておきます。さらに SIO は受信可能状態にしておきますが、割り込みは禁止状態に設定しておきます。ハードウェアリセットの解除はポートを入力方向にすることで、CLK 線と DATA線はプルアップ抵抗により"H"の状態となります。

〔図 4〕 PS/2 インターフェース回路



こうして8ビット分受信した時点でRxDo/1の受信完了割り込みが発生します。ここで受信データを取り出します。しかしデバイスは、さらにパリティとストップビットを送信してきます。RxDo/1のシフトレジスタにはビットoとしてパリティ、ビット1としてストップビットが受信されてしまいますが、これは無視します。

そして次のデータのスタートビットとクロックを受信した時点で、 $TA_3/4$ のカウンタがアンダーフロー割り込みを発生させます。この時点で $RxD_0/1$ のシフトレジスタのビット $_3$ にスタートビットも受信されていますが、もう一度仕切り直しということでシフトレジスタをクリアし、次のビット $_0$ から受信をはじめるわけです。

このように RxDo/1 の受信シフトレジスタにスタートビットやパリティなどのゴミ(?)が詰まってもそれをクリアし、カウンタでクロックをカウントしながら、必要な8ビットのデータ部分のみ DATA 線から切り出して受信するという動作をさせます.

なお、パリティを受信しても受信シフトレジスタに残ったままの状態で棄てることになるので、パリティのチェックはできません。

● データ送信時の動作

データ送信時の動作を**図5(b)**に示します.送信はもっとアクロバティックです(笑).まず $TA_3/4$ のカウント値を取得して,現在データ受信中でないことを確認します.次にポート P60/73 を出力方向にして"L"を出力します.これにより CLK 線が"L"になりデバイスに対して送信中止を要求します.この時間は十分に長い時間が必要なので,タイマ B チャネル 0/1 (以降 TB0/1)をタイマ割り込みモードに設定し,次にタイマ割り込みが発生するまで出力します.また, $TA_3/4$ のカウンタ値に 13 (実際には 13-1 で 12)を設定しておきます.

タイマ割り込みが発生したら、次はP64/P75を制御してDATA線も"L"にします。また、ここでTxD0/1を初期化して送信データを書き込みます。実際に送信するデータは1ビットシフトし、ビット0を"0"にしてスタートビットを付加したデータを送信バッファに書き込みます。そして、この時点ではTxD0/1のクロックの極性を立ち上がりエッジに設定しておきます。

さらに次のタイマ割り込みでP60/73を入力方向に切り替えると、プルアップ抵抗によりCLK線は"H"になります。これはクロックの立ち上がりエッジとみなされ、TxD0/1からビット0のデータが出力されます。ただし、すでにDATA線は"L"の状態なので、スタートビットの状態は変わりません。そしてTxD0/1のほかの制御レジスタはそのままで、クロックの極性設定のみ立ち下がりエッジに設定します。

あとはデバイスからクロックが出力され、クロックの立ち下がりで次々とデータビットを出力していきます.

さて、TxDo/1が8ビット分出力し終わったとしても、実際にはスタートビットを付加したデータなので、ビット6までしか送信していません。また、さらにパリティとストップビットの送信

も必要です。そこで、1バイト分のデータを送信し終えたら TxDo/1 の送信(正確には送信バッファが空になった)割り込みを発生させ、ビット0に送信するデータの残りのビット7を、ビット1にあらかじめ計算しておいたパリティを、ビット2以降はすべて"1"にしたデータを送信バッファに書き込みます。

この残りのビットの出力の処理が遅くなると、ビット7以降のデータ出力が間に合わず、正しくデバイスに送信されないかもしれないと思われますが、M16CのSIOの出力バッファは、実際の出力用シフトレジスタと出力データバッファの2段構成になっていて、出力データバッファが空になった時点で割り込みが発生します。よって最初のデータが1ビットずつ出力されているときに送信割り込みが発生することになるので、あわてて残りのデータを用意することはありません、十分時間があります。

こうしてビット7とパリティ、ストップビットを送信し、最後にもう1クロックだけデバイスからクロックが出力されてデータ送信は完了します。 TxDo/1 の出力シフトレジスタには、ストップビット以降の"1"のデータがまだ一部出力されずに残っていますが、これは無視してかまいません。 TxDo/1が"1"を出力していても、オープンドレイン駆動なので、デバイス側が"L"を出力すれば DATA 線は"L"になるので問題なく通信が行えます。

さて、ホストからコマンドを送信すると、必ずデバイスから 応答コードが返ってきます。この応答コードのスタートビット のクロックの立ち上がりを受信した時点で、最初に設定してお いた TA3/4のアンダーフロー割り込みが発生するというわけで す。以降の処理は、データ受信と同様になります。


このように、データ送信の基本的アイデアは、スタートビットやパリティを付加するために2バイトにわけて送信するという点です。デバイスからデータを受信するときはホスト側の判断でパリティを無視できますが、ホストからコマンドを送るときは、正しいパリティを出力しないとデバイスがコマンドを受け取ってくれないからです。

また、スタートビットのところでクロックの極性を変更する部分は苫肉の策です。図3を見るとわかるように、データ送信時はCLK線を先に"L"にして送信停止要求を出すところから始まり、CLK線が"L"の途中でDATA線を"L"にしてスタートビットが開始される格好になります。データ送信時の基本である「立ち下がりエッジで出力」という設定を、送信開始時点では設定することができないわけです。

本来、すでにシリアルデータ送受信中の段階でクロック極性を変更するなど、正常な使い方とはいえません。今のバージョンの M16C では動作していますが、M16C のロットが変わったら、もしかしたら動作しなくなる可能性もあります。まぁ、そのときはそのときです(笑)。

3 システムキーボード/ システムマウス仕様

たとえば、キーボードコマンドと呼んだ場合、ホスト CPU か



〔表 5〕 PS/2 キーボードスキャンコードとマトリクスコード対応表

キーマト			ma /	キーマト			201
リクスコ	日本語	英語	PS/2	リクスコ	日本語	英語	PS/2
- F	キートップ	キートップ	メイク	- F	キートップ	キートップ	メイク
(16進数)			コード	(16進数)			コード
01	半角/全角	~ / 1	οE	56	PageDown	PageDown	Eo 7A
		1/4			1 ageDown	1 ageDown	EU/A
02	! / 1	! / 1	16	57			
03	/ 2	@ / 2	1E	58			
04	#/3	#/3	26	59	\rightarrow	\rightarrow	Eo 74
05	\$ / 4	\$ / 4	25	5A	Num Lock	Num Lock	77
06	% / 5	% / 5	2E	5B	7	7	6C
	& / 6			5C			6B
07		, 0	36		4	4	
08	'/7	& / 7	3D	5D	1	1	69
09	(/8	* / 8	3E	5E			
oA)/9	(/9	46	5F	/	/	Eo 4A
oB	0)/0	45	60	8	8	75
oC	= / -	/ -		61			
	~ / ^		4E		5	5	73
oD	/	+/=	55	62	2	2	72
οE	/ ¥		6A	63	0	0	70
oF	BackSpace	BackSpace	66	64	*	*	7C
10	Tab	Tab	oD	65	9	9	7D
	Q			66	6	6	
11		Q	15				74
12	W	W	1D	67	3	3	7A
13	E	E	24	68			71
14	R	R	2D	69	-	-	7B
15	Т	T	2C	6A	+	+	79
	Y	Y		6B	'	•	/ 7
16			35		Data (car	Patan(ca 4	Eo - A
17	U	U	3C	6C	Enter (10 キー)	Enter (10 + -)	Eo 5A
18	I	I	43	6D			
19	0	0	44	6E	ESC	ESC	76
1 A	P	P	4D	6F			· ·
1B	`/@	1/}	_		F1	F1	0.5
	1, 6	1 / L	54	70			05
1C	{/[} /]	5B	71	F2	F2	06
1D				72	F3	F3	04
1 E	CapsLock	CapsLock	58	73	F4	F4	oC
1 F	A	A	1C	74	F5	F ₅	03
20	S	S	1B		F6	F6	oB
				75			
21	D	D	23	76	F7	F7	83
22	F	F	2B	77	F8	F8	oA
23	G	G	34	78	F9	F9	01
24	Н	Н	33	79	F10	F10	09
	J	J	3B		F11	F11	78
25	K			7A			
26		K	42	7B	F12	F12	07
27	L	L	4B	ZC 7C	Print Screen	Print Screen	Eo 7C 84
28	+/;	:/;	4C	7D	Scroll Lock	Scroll Lock	
28		:/;	4C	7D		Scroll Lock	7E
28 29	+ /; * /:	"/ '	4C 52	7D 7E	Pause	Scroll Lock Pause	7E E1 14 (77) E0 7E
28 29 2A	* /:	"/ ', / ¥	4C 52 5D	7D 7E 7F	Pause (Win-L)	Scroll Lock Pause (Win-L)	7E E1 14 (77) E0 7E E0 1F
28 29 2A 2B	* / : } /] Enter	"/ Y Enter	4C 52 5D 5A	7D 7E 7F 80	Pause (Win-L) (Win-R)	Scroll Lock Pause (Win-L) (Win-R)	7E E1 14 (77) E0 7E E0 1 F E0 27
28 29 2A 2B 2C	* /:	"/ Y Enter Shift (L)	4C 52 5D	7D 7E 7F 80 81	Pause (Win-L)	Scroll Lock Pause (Win-L)	7E E1 14 (77) E0 7E E0 1F
28 29 2A 2B	* / : } /] Enter	"/ Y Enter	4C 52 5D 5A	7D 7E 7F 80	Pause (Win-L) (Win-R)	Scroll Lock Pause (Win-L) (Win-R)	7E E1 14 (77) E0 7E E0 1 F E0 27
28 29 2A 2B 2C 2D	* / : } /] Enter Shift (L)	"/ Y Enter Shift (L) Macro	4C 52 5D 5A 12 61	7D 7E 7F 80 81 82	Pause (Win-L) (Win-R) (App)	Scroll Lock Pause (Win-L) (Win-R)	7E E1 14 (77) E0 7E E0 1F E0 27 E0 2F
28 29 2A 2B 2C 2D 2E	* /: } /] Enter Shift (L)	"/ Y Enter Shift (L) Macro Z	4C 52 5D 5A 12 61 1A	7D 7E 7F 80 81 82 83	Pause (Win-L) (Win-R) (App)	Scroll Lock Pause (Win-L) (Win-R)	7E E1 14 (77) E0 7E E0 1F E0 27 E0 2F
28 29 2A 2B 2C 2D 2E 2F	* / : } /] Enter Shift (L) Z X	"/ 'Y Enter Shift (L) Macro Z X	4C 52 5D 5A 12 61 1A 22	7D 7E 7F 80 81 82 83	Pause (Win-L) (Win-R) (App) 無変換 前候補	Scroll Lock Pause (Win-L) (Win-R)	7E E1 14 (77) E0 7E E0 1F E0 27 E0 2F
28 29 2A 2B 2C 2D 2E 2F 30	* / : } /] Enter Shift (L) Z X C	"/' Y Enter Shift (L) Macro Z X C	4C 52 5D 5A 12 61 1A 22 21	7D 7E 7F 80 81 82 83 84 85	Pause (Win-L) (Win-R) (App)	Scroll Lock Pause (Win-L) (Win-R)	7E E1 14 (77) E0 7E E0 1F E0 27 E0 2F
28 29 2A 2B 2C 2D 2E 2F 30 31	* / : } /] Enter Shift (L) Z X C V	"/' Y Enter Shift (L) Macro Z X C	4C 52 5D 5A 12 61 1A 22 21 2A	7D 7E 7F 80 81 82 83 84 85	Pause (Win-L) (Win-R) (App) 無変換 前候補	Scroll Lock Pause (Win-L) (Win-R)	7E E1 14 (77) E0 7E E0 1F E0 27 E0 2F
28 29 2A 2B 2C 2D 2E 2F 30	* / : } /] Enter Shift (L) Z X C V B	"/' Y Enter Shift (L) Macro Z X C V B	4C 52 5D 5A 12 61 1A 22 21	7D 7E 7F 80 81 82 83 84 85	Pause (Win-L) (Win-R) (App) 無変換 前候補	Scroll Lock Pause (Win-L) (Win-R)	7E E1 14 (77) E0 7E E0 1F E0 27 E0 2F
28 29 2A 2B 2C 2D 2E 2F 30 31	* / : } /] Enter Shift (L) Z X C V	"/' Y Enter Shift (L) Macro Z X C	4C 52 5D 5A 12 61 1A 22 21 2A	7D 7E 7F 80 81 82 83 84 85 86 7	Pause (Win-L) (Win-R) (App) 無変換 前候補	Scroll Lock Pause (Win-L) (Win-R)	7E E1 14 (77) E0 7E E0 1F E0 27 E0 2F 67 64 13
28 29 2A 2B 2C 2D 2E 2F 30 31 32	* / : } /] Enter Shift (L) Z X C V B	"/' Y Enter Shift (L) Macro Z X C V B	4C 52 5D 5A 12 61 1A 22 21 2A 32 31	7D 7E 7F 80 81 82 83 84 85 86 7	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ	Scroll Lock Pause (Win-L) (Win-R) (App)	7E E1 14 (77) E0 7E E0 1F E0 27 E0 2F 67 64 13
28 29 2A 2B 2C 2D 2E 2F 30 31 32 33	* /: } /] Enter Shift (L) Z X C V B N M	"/',	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A	7D 7E 7F 80 81 82 83 84 85 86 C3 C4	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ	Scroll Lock Pause (Win-L) (Win-R) (App)	7E E1 14 (7) E0 7E E0 1F E0 27 E0 2F 67 64 13
28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34	* / : } /] Enter Shift (L) Z X C V B N M < / /,	"/' Y Enter Shift (L) Macro Z X C V B N M	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A	7D 7E 7F 80 81 82 83 84 85 86 7 C3 C4	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ	Scroll Lock Pause (Win-L) (Win-R) (App) Power Sleep	7E E1 14 (77) E0 7E E0 1F E0 2F E0 2F 67 64 13 E0 37 E0 3F
28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36	* / : } /] Enter Shift (L) Z X C V B N M < / /, > / /.	"/' \footnote{Shift (L)} Macro Z X C V B N M	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A 41	7D 7E 7F 80 81 82 83 84 85 86 C3 C4 C5 C6	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ	Scroll Lock Pause (Win-L) (Win-R) (App)	7E E1 14 (7) E0 7E E0 1F E0 27 E0 2F 67 64 13
28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36	*/: }/] Enter Shift (L) Z X C V B N M	"/' Y Enter Shift (L) Macro Z X C V B N M	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A 41 49	7D 7E 7F 80 81 82 83 84 85 86 C3 C4 C5 C6 C7	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up	Power Sleep Wake-up	7E E1 14 (77) E0 7E E0 1F E0 2F E0 2F 67 64 13 E0 37 E0 3F E0 5E
28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36	*/: }/] Enter Shift (L) Z X C V B N M /, //, /// // Y</td <td>"/' \forall \f</td> <td>4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A 41</td> <td>7D 7E 7F 80 81 82 83 84 85 C3 C4 C5 C6 C7 C8</td> <td>Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail</td> <td>Scroll Lock Pause (Win-L) (Win-R) (App) Power Sleep Wake-up E-mail</td> <td>7E E1 14 (77) E0 7E E0 1F E0 27 E0 2F 67 64 13 E0 37 E0 3F E0 5E E0 48</td>	"/' \forall \f	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A 41	7D 7E 7F 80 81 82 83 84 85 C3 C4 C5 C6 C7 C8	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail	Scroll Lock Pause (Win-L) (Win-R) (App) Power Sleep Wake-up E-mail	7E E1 14 (77) E0 7E E0 1F E0 27 E0 2F 67 64 13 E0 37 E0 3F E0 5E E0 48
28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36	*/: }/] Enter Shift (L) Z X C V B N M	"/' \footnote{Shift (L)} Macro Z X C V B N M	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A 41 49	7D 7E 7F 80 81 82 83 84 85 86 C3 C4 C5 C6 C7	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail WWW Home	Power Sleep Wake-up	7E E1 14 (77) E0 7E E0 1F E0 2F E0 2F 67 64 13 E0 37 E0 3F E0 5E
28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37 38	* / : } /] Enter Shift (L) Z X C V B N M /, / / - / ¥ Shift (R)	"/'Y Enter Shift (L) Macro Z X C V B N M /, // Shift (R)	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A 41 49 4A 51	7D 7E 7F 80 81 82 83 84 85 66 C3 C4 C5 C6 C7 C8	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail WWW Home	Power Sleep Wake-up E-mail WWW Home	7E E1 14 (77) E0 7E E0 1F E0 2F E0 2F 67 64 13 E0 37 E0 3F E0 5E E0 48 E0 3A
28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37 38 39 3A	*/: }/] Enter Shift (L) Z X C V B N M /, //, /// // Y</td <td>"/' \forall \f</td> <td>4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A 41 49 4A 51</td> <td>7D 7E 7F 80 81 82 83 84 85 86 CG CG CG C7 C8</td> <td>Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail WWW Home WWW Favorites</td> <td>Power Sleep Wake-up E-mail WWW Home WWW Favorites</td> <td>7E E1 14 (77) E0 7E E0 1F E0 27 E0 2F 67 64 13 E0 37 E0 3F E0 5E E0 48 E0 3A E0 18</td>	"/' \forall \f	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A 41 49 4A 51	7D 7E 7F 80 81 82 83 84 85 86 CG CG CG C7 C8	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail WWW Home WWW Favorites	Power Sleep Wake-up E-mail WWW Home WWW Favorites	7E E1 14 (77) E0 7E E0 1F E0 27 E0 2F 67 64 13 E0 37 E0 3F E0 5E E0 48 E0 3A E0 18
28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37 38 39 34 35	*/: }/] Enter Shift (L) Z X C V B N M -//- Shift (R) Ctrl(L)	"/' \Y Enter Shift(L) Macro Z X C V B N M M >// - Shift(R) Ctrl(L)	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A 41 49 4A 51 59	7D 7E 7F 80 81 82 83 84 85 86 7 C3 C4 C5 C6 C7 C8 C9 CA CB	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search	Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search	7E E1 14 (77) E0 7E E0 1F E0 2F E0 2F 67 64 13 E0 37 E0 3F E0 5E E0 48 E0 3A E0 18 E0 10
28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37 38 39 3A 3B	*/: }/] Enter Shift (L) Z X C V B N M -/, -/ ¥ Shift (R) Ctrl (L)	"/' \forall \f	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A 41 49 4A 51 59 14	7D 7E 80 81 82 83 84 85 86 C3 C4 C5 C6 C7 C8 C9 CA CB	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search	Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Refresh	7E E1 14 (77) E0 7E E0 1F E0 2F E0 2F 67 64 13 E0 37 E0 3F E0 5E E0 48 E0 3A E0 18 E0 10 E0 20
28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D	* / : } /] Enter Shift (L) Z X C V B N M /, / . ? / / _ / ¥ Shift (R) Ctrl (L) Alt (L) Space	"/'Y Lenter Shift (L) Macro Z X C V B N M /, //. Shift (R) Ctrl (L) Alt (L) Space	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 34 41 49 4A 51 59 14	7D 7E 7F 80 81 82 83 84 85 66 C3 C4 C5 C6 C7 C8 C9 CA CB	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Refresh WWW Stop	Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Stop	7E E1 14 (77) E0 7E E0 1F E0 27 E0 2F 67 64 13 E0 37 E0 3F E0 5E E0 48 E0 3A E0 18 E0 10 E0 20 E0 28
28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37 38 39 3A 3B	*/: }/] Enter Shift (L) Z X C V B N M -/, -/ ¥ Shift (R) Ctrl (L)	"/' \forall \f	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A 41 49 4A 51 59 14	7D 7E 7F 80 81 82 83 84 85 86 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Refresh WWW Stop	Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Refresh WWW Stop WWW Forward	7E E1 14 (77) E0 7E E0 1F E0 2F E0 2F E0 2F 67 64 13 E0 37 E0 3F E0 5E E0 48 E0 3A E0 18 E0 10 E0 20 E0 28 E0 30
28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D	* / : } /] Enter Shift (L) Z X C V B N M /, / . ? / / _ / ¥ Shift (R) Ctrl (L) Alt (L) Space	"/'Y Lenter Shift (L) Macro Z X C V B N M /, //. Shift (R) Ctrl (L) Alt (L) Space	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 34 41 49 4A 51 59 14	7D 7E 7F 80 81 82 83 84 85 66 C3 C4 C5 C6 C7 C8 C9 CA CB	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Refresh WWW Stop	Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Stop	7E E1 14 (77) E0 7E E0 1F E0 2F E0 2F E0 2F 67 64 13 E0 37 E0 3F E0 5E E0 48 E0 3A E0 18 E0 10 E0 20 E0 28 E0 30
28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3B 3C 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D	*/: }/] Enter Shift (L) Z X C V B N M /, // -/Y Shift (R) Ctrl (L) Alt (L) Space Alt (R)	"/' Y Enter Shift (L) Macro Z X C V B N M /, /// Shift (R) Ctrl (L) Space Alt (R)	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A 41 49 4A 51 59 14	7D 7E 7F 80 81 82 83 84 85 86 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Steph WWW Stop WWW Forward WWW Back	Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Stop WWW Forward WWW Back	7E E1 14 (77) E0 7E E0 1F E0 27 E0 2F 67 64 13 E0 37 E0 3F E0 3F E0 5E E0 48 E0 3A E0 18 E0 10 E0 20 E0 28 E0 30 E0 38
28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3B 3C 3D	* / : } /] Enter Shift (L) Z X C V B N M /, / . ? / / _ / ¥ Shift (R) Ctrl (L) Alt (L) Space	"/'Y Lenter Shift (L) Macro Z X C V B N M /, //. Shift (R) Ctrl (L) Alt (L) Space	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 34 41 49 4A 51 59 14	7D 7E 80 81 82 83 84 85 86 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Search WWW Stop WWW Forward WWW Back Media	Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Stop WWW Forward WWW Back Media	7E E1 14 (77) E0 7E E0 1F E0 27 E0 2F 67 64 13 E0 37 E0 3F E0 5E E0 48 E0 3A E0 18 E0 10 E0 20 E0 28 E0 38 E0 38 E0 38 E0 38 E0 50
28 29 2A 2B 2C 2D 2E 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3D 3E 3D 3A 3D 3A 3D 3A 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D	*/: }/] Enter Shift (L) Z X C V B N M /, // -/Y Shift (R) Ctrl (L) Alt (L) Space Alt (R)	"/' Y Enter Shift (L) Macro Z X C V B N M /, /// Shift (R) Ctrl (L) Space Alt (R)	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A 41 49 4A 51 59 14	7D 7E 7F 80 81 82 83 84 85 86 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CD D0 D1	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Refresh WWW Stop WWW Forward WWW Back Media Play/Pause	Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Stop WWW Forward WWW Back Media Play/Pause	7E E1 14 (77) E0 7E E0 1F E0 2F E0 2F 67 64 13 E0 37 E0 3F E0 5E E0 48 E0 3A E0 18 E0 10 E0 20 E0 28 E0 30 E0 38 E0 50 E0 34
28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3B 3C 3D 3C 3D 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C	*/: }/] Enter Shift (L) Z X C V B N M /, // -/Y Shift (R) Ctrl (L) Alt (L) Space Alt (R)	"/' Y Enter Shift (L) Macro Z X C V B N M /, /// Shift (R) Ctrl (L) Space Alt (R)	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A 41 49 4A 51 59 14	7D 7E 7F 80 81 82 83 84 85 86 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF D0 D1 D2	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Refresh WWW Stop WWW Forward WWW Back Media Play/Pause Stop	Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Stop WWW Forward WWW Back Media Play/Pause Stop	7E E1 14 (77) E0 7E E0 1F E0 2F E0 2F E0 2F 67 64 13 E0 37 E0 3F E0 5E E0 48 E0 3A E0 18 E0 10 E0 20 E0 28 E0 38 E0 30 E0 38 E0 50 E0 34 E0 38 E0 30
28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 40 41	*/: }/] Enter Shift (L) Z X C V B N	"/' Y Enter Shift (L) Macro Z X C V B N M >/- ?// Shift (R) Ctrl (L) Space Alt (R) Ctrl (R)	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A 41 49 4A 51 59 14 E0 14	7D 7E 7F 80 81 82 83 84 85 86 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD D1 D2 D3	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Stop WWW Forward WWW Back Media Play/Pause Stop Prev Track	Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Stop WWW Forward WWW Back Media Play/Pause Stop Prev Track	7E E1 14 (77) E0 7E E0 1F E0 2F E0 2F E0 2F 67 64 13 E0 37 E0 3F E0 5E E0 48 E0 3A E0 18 E0 10 E0 20 E0 28 E0 30 E0 38 E0 50
28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3B 3C 3D 3C 3D 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C	*/: }/] Enter Shift (L) Z X C V B N M /, // -/Y Shift (R) Ctrl (L) Alt (L) Space Alt (R)	"/' Y Enter Shift (L) Macro Z X C V B N M /, /// Shift (R) Ctrl (L) Space Alt (R)	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A 41 49 4A 51 59 14	7D 7E 7F 80 81 82 83 84 85 86 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF D0 D1 D2	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Refresh WWW Stop WWW Forward WWW Back Media Play/Pause Stop	Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Stop WWW Forward WWW Back Media Play/Pause Stop Prev Track Next Track	7E E1 14 (77) E0 7E E0 1F E0 2F E0 2F E0 2F 67 64 13 E0 37 E0 3F E0 5E E0 48 E0 3A E0 18 E0 10 E0 20 E0 28 E0 38 E0 30 E0 38 E0 50 E0 34 E0 38 E0 30
28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3D 40 41 4A 4B	*/: }/] Enter Shift (L) Z X C V B N M /, ///Y Shift (R) Ctrl (L) Space Alt (R) Ctrl (R)	"/', Y Enter Shift (L) Macro Z X C V B N M /, //, // Shift (R) Ctrl (L) Space Alt (R) Ctrl (R)	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A 41 49 4A 51 59 14 E0 14	7D 7E 80 81 82 83 84 85 86 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD D1 D2 D3 D4	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Refresh WWW Stop WWW Forward WWW Back Media Play/Pause Stop Prev Track Next Track	Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Stop WWW Forward WWW Back Media Play/Pause Stop Prev Track Next Track	7E E1 14 (77) E0 7E E0 1F E0 27 E0 2F 67 64 13 E0 37 E0 3F E0 5E E0 48 E0 3A E0 18 E0 10 E0 20 E0 28 E0 30 E0 38 E0 30 E0 38 E0 50 E0 34 E0 3B E0 15 E0 4D
28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 41 4 4A 4B 4C	*/: }/] Enter Shift (L) Z X C V B N	"/' Y Enter Shift (L) Macro Z X C V B N M >/- ?// Shift (R) Ctrl (L) Space Alt (R) Ctrl (R)	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A 41 49 4A 51 59 14 E0 14	7D 7E 80 81 82 83 84 85 86 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CD D1 D2 D3 D4 D5	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Refresh WWW Stop WWW Forward WWW Back Media Play/Pause Stop Prev Track Next Track Volume Up	Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Stop WWW Forward WWW Back Media Play/Pause Stop Prev Track Next Track Volume Up	7E E1 14 (77) E0 7E E0 1F E0 27 E0 2F 67 64 13 E0 37 E0 3F E0 5E E0 48 E0 3A E0 18 E0 10 E0 20 E0 28 E0 30 E0 38 E0 30 E0 38 E0 50 E0 34 E0 38 E0 50 E0 34 E0 38 E0 30 E0 38 E0 50 E0 34 E0 38 E0 30 E0 38 E0 30 E0 38 E0 50
28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 41 4 4A 4B 4C 4D	*/: }/] Enter Shift (L) Z X C V B N M /, ///Y Shift (R) Ctrl (L) Space Alt (R) Ctrl (R)	"/', Y Enter Shift (L) Macro Z X C V B N M /, //, // Shift (R) Ctrl (L) Space Alt (R) Ctrl (R)	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A 41 49 4A 51 59 14 E0 14	7D 7E 80 81 82 83 84 85 86 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF D0 D1 D2 D3 D4 D5 D6	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Refresh WWW Stop WWW Forward WWW Back Media Play/Pause Stop Prev Track Next Track Volume Up	Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Stop WWW Forward WWW Back Media Play/Pause Stop Prev Track Next Track Volume Up Volume Down	7E E1 14 (77) E0 7E E0 1F E0 2F E0 2F E0 2F 67 64 13 E0 37 E0 3F E0 5E E0 48 E0 3A E0 18 E0 10 E0 20 E0 28 E0 38 E0 38 E0 38 E0 50 E0 34 E0 38 E0 15 E0 4D E0 32 E0 32
28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3B 3C 3D 3C 3D 3C 3D 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C	* / :	"/' Y Enter Shift (L) Macro Z X C V B N	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A 41 49 4A 51 11 29 E0 11	7D 7E 7F 80 81 82 83 84 85 86 C3 C4 C5 C6 C7 C8 C9 CA CB CC CC CD D1 D2 D3 D4 D5 D6 D7	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Search WWW Stop WWW Forward WWW Back Media Play/Pause Stop Prev Track Next Track Volume Up Volume Down Mute	Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Stop WWW Forward WWW Back Media Play/Pause Stop Prev Track Next Track Volume Up Volume Down Mute	7E E1 14 (77) E0 7E E0 1F E0 2F E0 2F E0 2F 67 64 13 E0 37 E0 3F E0 5E E0 48 E0 3A E0 18 E0 10 E0 20 E0 28 E0 38 E0 50 E0 38 E0 50 E0 38 E0 30 E0 38 E0 50 E0 34 E0 3B E0 15 E0 4D E0 32 E0 21 E0 23
28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 40 41	*/: }/] Enter Shift (L) Z X C V B N M // -/Y Shift (R) Ctrl (L) Space Alt (R) Ctrl (R) Insert Delete	"/', Y Enter Shift (L) Macro Z X C V B N M >/- ?// Shift (R) Ctrl (L) Space Alt (R) Ctrl (R) Insert Delete —————————————————————————————————	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A 41 49 4A 51 59 14 E0 14 E0 70 E0 71 E0 6B	7D 7E 80 81 82 83 84 85 86 C3 C4 C5 C6 C7 C8 C9 CA CD D1 D2 D3 D4 D5 D6 D7 D8	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Stop WWW Forward WWW Back Media Play/Pause Stop Prev Track Next Track Volume Up Volume Down Mute My Computer	Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Forward WWW Back Media Play/Pause Stop Prev Track Next Track Volume Up Volume Down Mute My Computer	7E E1 14 (77) E0 7E E0 1F E0 27 E0 2F 67 64 13 E0 37 E0 3F E0 5E E0 48 E0 3A E0 18 E0 10 E0 20 E0 28 E0 38 E0 50 E0 38 E0 50 E0 34 E0 38 E0 50 E0 34 E0 32 E0 40
28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3B 3C 3D 3C 3D 3C 3D 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C	* / :	"/' Y Enter Shift (L) Macro Z X C V B N M	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A 41 49 4A 51 59 14 Eo 14 Eo 70 Eo 71 Eo 6B Eo 6C	7D 7E 7F 80 81 82 83 84 85 86 C3 C4 C5 C6 C7 C8 C9 CA CB CC CC CD D1 D2 D3 D4 D5 D6 D7	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Refresh WWW Stop WWW Forward WWW Back Media Play/Pause Stop Prev Track Next Track Volume Up Volume Down Mute My Computer Calculator	Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Stop WWW Forward WWW Back Media Play/Pause Stop Prev Track Next Track Volume Up Volume Down Mute My Computer Calculator	7E E1 14 (77) E0 7E E0 1F E0 2F E0 2F E0 2F 67 64 13 E0 37 E0 3F E0 5E E0 48 E0 3A E0 18 E0 10 E0 20 E0 28 E0 38 E0 50 E0 38 E0 50 E0 38 E0 30 E0 38 E0 50 E0 34 E0 3B E0 15 E0 4D E0 32 E0 21 E0 23
28 29 2A 2B 2C 2D 2E 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 40 41	*/: }/] Enter Shift (L) Z X C V B N M // -/Y Shift (R) Ctrl (L) Space Alt (R) Ctrl (R) Insert Delete	"/', Y Enter Shift (L) Macro Z X C V B N M >/- ?// Shift (R) Ctrl (L) Space Alt (R) Ctrl (R) Insert Delete —————————————————————————————————	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A 41 49 4A 51 59 14 E0 14 E0 70 E0 71 E0 6B	7D 7E 80 81 82 83 84 85 86 C3 C4 C5 C6 C7 C8 C9 CA CD D1 D2 D3 D4 D5 D6 D7 D8	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Stop WWW Forward WWW Back Media Play/Pause Stop Prev Track Next Track Volume Up Volume Down Mute My Computer	Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Forward WWW Back Media Play/Pause Stop Prev Track Next Track Volume Up Volume Down Mute My Computer	7E E1 14 (77) E0 7E E0 1F E0 27 E0 2F 67 64 13 E0 37 E0 3F E0 5E E0 48 E0 3A E0 18 E0 10 E0 20 E0 28 E0 38 E0 50 E0 38 E0 50 E0 34 E0 38 E0 50 E0 34 E0 32 E0 40
28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 41 7 4A 4B 4C 4D 4E 50 51	*/: }/] Enter Shift (L) Z X C V B N M // -/Y Shift (R) Ctrl (L) Alt (L) Space Alt (R) Ctrl (R) Insert Delete Home	"/' Y Enter Shift (L) Macro Z X C V B N M	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A 41 49 4A 51 59 14 Eo 14 Eo 70 Eo 71 Eo 6B Eo 6C	7D 7E 7F 80 81 82 83 84 85 86 C3 C4 C5 C6 C7 C8 C9 CA CB D1 D2 D3 D4 D5 D6 D7 D8 D9 DA	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Refresh WWW Stop WWW Forward WWW Back Media Play/Pause Stop Prev Track Next Track Volume Up Volume Down Mute My Computer Calculator Screen Saver	Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Stop WWW Forward WWW Back Media Play/Pause Stop Prev Track Next Track Volume Up Volume Down Mute My Computer Calculator Screen Saver	7E E1 14 (77) E0 7E E0 1F E0 2F E0 2F E0 2F 67 64 13 E0 37 E0 3F E0 5E E0 48 E0 3A E0 18 E0 10 E0 20 E0 28 E0 30 E0 38 E0 50 E0 34 E0 38 E0 15 E0 4D E0 22 E0 23 E0 40 E0 28 E0 24
28 29 2A 2B 2C 2D 2E 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 40 41	* / :	"/' Y Enter Shift (L) Macro Z X C V B N N Shift (R) Ctrl (L) Alt (L) Space Alt (R) Ctrl (R) Insert Delete — Home End	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A 41 49 4A 51 11 29 E0 11 E0 70 E0 70 E0 6B E0 6C E0 69	7D 7E 7F 80 81 82 83 84 85 86 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Refresh WWW Stop WWW Forward WWW Back Media Play/Pause Stop Prev Track Next Track Volume Up Volume Down Mute My Computer Calculator Screen Saver Rec	Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Stop WWW Forward WWW Back Media Play/Pause Stop Prev Track Next Track Volume Up Volume Down Mute My Computer Calculator Screen Saver Rec	7E E1 14 (77) E0 7E E0 1F E0 2F E0 2F E0 2F 67 64 13 E0 37 E0 3F E0 5E E0 48 E0 3A E0 18 E0 10 E0 20 E0 28 E0 38 E0 30 E0 38 E0 50 E0 34 E0 38 E0 15 E0 4D E0 32 E0 21 E0 23 E0 20 E0 28 E0 20 E0 34 E0 38 E0 15
28 29 2A 2B 2C 2D 2E 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 40 41 4A 4B 4C 4D 4E 4F 50 51 52 53	*/: }/] Enter Shift (L) Z X C V B N M // -/Y Shift (R) Ctrl (L) Alt (L) Space Alt (R) Ctrl (R) Insert Delete Home	"/' Y Enter Shift (L) Macro Z X C V B N M	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A 41 49 4A 51 59 14 E0 11 E0 14 E0 70 E0 6B E0 6C E0 69 E0 75	7D 7E 80 81 82 83 84 85 86 C3 C4 C5 C6 C7 C8 C9 CA CD D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Stop WWW Forward WWW Back Media Play/Pause Stop Prev Track Next Track Volume Up Volume Up Volume Down Mute My Computer Calculator Screen Saver Rec Rew	Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Forward WWW Forward WWW Forward WWW Back Media Play/Pause Stop Prev Track Next Track Volume Down Mute My Computer Calculator Screen Saver Rec Rec Rec	7E E1 14 (77) E0 7E E0 1F E0 27 E0 2F 67 64 13 E0 37 E0 3F E0 5E E0 48 E0 3A E0 18 E0 10 E0 20 E0 28 E0 38 E0 50 E0 34 E0 38 E0 50 E0 34 E0 32 E0 40 E0 22 E0 21 E0 23 E0 40 E0 28 E0 40 E0 21 E0 23 E0 40 E0 28 E0 40 E0 21 E0 23 E0 40 E0 28
28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 41 4 4A 4B 4C 4D 4D 4E 50 51 52 53 54	*/: }/] Enter Shift (L) Z X C V B N M	"/' Y Enter Shift (L) Macro Z X C V B N M	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A 41 49 4A 51 59 14 Eo 14 Eo 70 Eo 71 Eo 6B Eo 6C Eo 69	7D 7E 80 81 82 83 84 85 86 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Search WWW Befresh WWW Boy WWW Forward WWW Back Media Play/Pause Stop Prev Track Next Track Volume Up Volume Down Mute My Computer Calculator Screen Saver Ree Rew Minimize	Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Forward WWW Back Media Play/Pause Stop Prev Track Next Track Volume Up Volume Down Mute My Computer Calculator Screen Saver Rec Rew Minimize	7E E1 14 (77) E0 7E E0 1F E0 2F E0 2F 67 64 13 E0 37 E0 3F E0 5E E0 48 E0 3A E0 18 E0 10 E0 20 E0 28 E0 30 E0 38 E0 30 E0 38 E0 50 E0 34 E0 3B E0 15 E0 4D E0 22 E0 21 E0 23 E0 21 E0 23 E0 24 E0 28 E0 40 E0 28 E0 40 E0 28 E0 40 E0 28
28 29 2A 2B 2C 2D 2E 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 40 41 4A 4B 4C 4D 4E 4F 50 51 52 53	* / :	"/' Y Enter Shift (L) Macro Z X C V B N N Shift (R) Ctrl (L) Alt (L) Space Alt (R) Ctrl (R) Insert Delete — Home End	4C 52 5D 5A 12 61 1A 22 21 2A 32 31 3A 41 49 4A 51 59 14 E0 11 E0 14 E0 70 E0 6B E0 6C E0 69 E0 75	7D 7E 80 81 82 83 84 85 86 C3 C4 C5 C6 C7 C8 C9 CA CD D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC	Pause (Win-L) (Win-R) (App) 無変換 前候補 カタカナ Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Stop WWW Forward WWW Back Media Play/Pause Stop Prev Track Next Track Volume Up Volume Up Volume Down Mute My Computer Calculator Screen Saver Rec Rew	Power Sleep Wake-up E-mail WWW Home WWW Favorites WWW Search WWW Forward WWW Forward WWW Forward WWW Back Media Play/Pause Stop Prev Track Next Track Volume Down Mute My Computer Calculator Screen Saver Rec Rec Rec	7E E1 14 (77) E0 7E E0 1F E0 27 E0 2F 67 64 13 E0 37 E0 3F E0 5E E0 48 E0 3A E0 18 E0 10 E0 20 E0 28 E0 38 E0 50 E0 34 E0 38 E0 50 E0 34 E0 32 E0 40 E0 22 E0 21 E0 23 E0 40 E0 28 E0 40 E0 21 E0 23 E0 40 E0 28 E0 40 E0 21 E0 23 E0 40 E0 28

らマイコンへのキーボード制御コマンドなのか、PS/2キーボードへマイコンが出力するキーボードコマンドか不明瞭になるので、以降では、マイコンと PS/2キーボード側の生のコマンドやデータを示す場合は PS/2キーボード \circ \circ 、マイコンとホスト CPU の間のコマンドやデータを示す場合はシステムキーボード \circ \circ と呼ぶことにします.

スキャンコードとコード変換

PS/2 キーボードにはいくつかスキャンコー ドセットがあり、デフォルトではスキャンコー ドセット2が使われていることは説明しまし た. スキャンコードセット2は、基本的には キーを押したときに1バイトのメイクコード が、キーを離したときにブレークコードプリ フィックスとして Foh が付加されたコードが 送られます. たとえば" A "キーを押して離す と,押した瞬間に1Chが,離した瞬間にFoh, 1Ch のデータがホストに出力されます。また オートリピートが働いたときは、メイクコー ドのみが連続して出力されます。一部特殊な キーは、メイクコードも複数バイトからなり、 可変長のデータフォーマットになっています. これをマイコンを使って、すべてのキーとメ イク/ブレークで統一的なコード(キーマトリ クスコードと呼ぶことにする)に変換します.

また、せっかく間にマイコンを入れて変換しているので、キーマトリクスコードに変換するだけでなく、直接 ASCII コードに変換するモードも設け、より低レベルの I/O 処理でも直接 ASCII コードが使えるようにも考えてみました。

それともう一つ、PS/2キーボードからのデータを直接ホスト CPU で受信したり、PS/2キーボードコマンドを直接送信するためのダイレクトモードも実装することにしました。ダイレクトモードではマイコンはコマンドやスキャンコードの変換なしに、PS/2キーボードとホスト CPU の間のデータを受け渡しします。

• キーマトリクスコード

PS/2キーボードのキーの個数は,106/109 日本語キーボードなどと呼ばれるように,通 常は128個もありません.メイク/ブレークを 示すビットを最上位ビットに割り当てて8ビ ットで収めることも可能です.しかし,将来 的な拡張を見越して,キーマトリクスコード は8ビット分を確保し,メイク/ブレークや, その他のフラグ情報として上位8ビットを追加した,16ビット 固定長を採用することにしました.

表 5 に PS/2 キーボードのメイクコード (スキャンコードセット 2 のとき) とキートップの文字,そして変換後のキーマトリクスコードの一覧を示します. たとえば" A "キーを押した場合,PS/2 キーボードからの 1 Ch をホスト CPU へは 001 Fh として,離した場合は PS/2 キーボードからの Foh 1 Ch をホスト CPU へは 801 Fh と変換します.またオートリピート時は 001 Fh を連続して出力します.

表の形では見にくいので、**図6**に109日本語キーボードにおけるキーマトリクスコードの配列のようすを示します.

システムキーボードコマンド

表1に示したように、PS/2 キーボードを制御するにはさまざまな PS/2 キーボードコマンドがありました。その中にキーボード ID 読み出しコマンドがあります。しかし、このコマンドでは101 英語キーボードと 106 日本語キーボードの判定はできません。よって、キーボードの種類はホストから設定しなければなりません。

また,人によってはオートリピートまでの時間(ディレイ)を 短くしたり,リピートを早く(レートを多く)したい人もいるで しょう。これらの設定は,ホスト CPU からも設定できるように, システムキーボードコマンドとして実装します.

キーボードの LED は、通常はマイコンが自動的に点灯制御をするようにしましたが、ホスト側に本格的な OS を載せた場合など、キーボードを密に制御する本格的なドライバを載せたときに、ホストから LED の点灯状態を制御できるようにも考えました。

• システムマウスデータのフォーマット


マウスから送られてくるデータは、標準マウスの場合は3バイト,ホイール付きマウスの場合は4バイトであることは説明しました。これもデータが可変長になっているので、そのままではホスト側で統一的な制御ができなくなります。

そこでマウスについても、マイコンでマウスの種類の自動判定を行い、受信したデータのフォーマットを変換して、標準マウスやホイール付きマウスでも同一のデータフォーマットでホストに返すようにします。

システムマウスデータのフォーマットは、まったく新規に規定してもよいのですが、それぞれのマウスのデータフォーマットの先頭 $_3$ バイトは互換性があることもあり、表 $_3$ (c)のホイール付き $_5$ ボタンマウスのフォーマットを基本に一部変更を加えたフォーマットとしました。標準マウスの場合は、 $_2$ 軸方向の移動量は常にゼロで、第 $_4$ ボタンと第 $_5$ ボタンは押されていない状態に変換します。また、ホイール付きマウスの場合は、 $_2$ 軸方向の移動量を $_4$ ビットで表現できる範囲にクリッピングし、第 $_4$ ボタンと第 $_5$ ボタンは押されていない状態に変換することで、同じくフォーマットを合わせます。

• システムマウスコマンド

PS/2マウスも基本的にはマイコンにより自動的に初期化しま



すが、サンプリングレートや解像度、スケールの設定は、ホストからも任意に指定できるようにコマンドを設けます。また、自動判定したマウスの種類をホスト側でも取得できるようなシステムマウスコマンドも用意しました。

また、マイコンによる PS/2 マウスの自動制御モードのほかに、ホスト側が直接マウスの PS/2 インターフェースに対してコマンドを送信したり、受信したデータをダイレクトに取得できるよう、ダイレクトモードも用意しました。

4

マイコンファームウェアの処理概要

• 割り込み駆動は PS/2 デバイスのみ

じつは当初、PS/2 デバイスとの通信部分は1 ビット単位でソフトウェアでポーリングする方法を採っていました。しかしあまりに負荷が重く、今後電源制御など他の処理が増えたとき、ビットの取りこぼしなどが発生する可能性も考えられます。そこで最終的に PS/2 デバイスとのデータ送受信は、すでに説明したようなシリアルコントローラ/カウンタ/タイマ/ポート機能を総動員し、割り込みで対処する方法を採りました。

しかし、キーボードとマウスは同時に動かすので、同時に割り込みが発生することも十分に考えられます.

● ホスト CPU からのコマンド処理はポーリング

そこでホスト CPU からのコマンド処理は、ポーリングで処理する方針とします。つまり、PS/2 デバイスとの通信が忙しいときは、割り込みが多発してメインループの実行が遅くなってもかまわないとするのです。

図7に示すように、メインは大きなループ構成とし、それぞれの処理はできるだけ小さな処理単位として、できるだけメインループを速く回すように心がけます。

とはいえ、ホスト CPU がコマンドを発行してからそれが実行 されるまで、かなりの時間が必要になります、そこで、ホスト

〔図7〕マイコンファームウェアの基本構造

各種初期化 PS/2キーボード割り込み処理· while(){ U0 受信/送信割り込み TA3 カウンタ割り込み switch(){ TB0 タイマ割り込み case .. **処理A** switch(){ PS/2マウス割り込み処理· U1 受信/送信割り込み case ... TA4 カウンタ割り込み 段階1 TB1 タイマ割り込み 段階2 メインループ case ... 段階3 case ... 処理B case .. 処理C case .. 処理D

からのほとんどのコマンドは発行後、ビジィ/レディフラグを見る、もしくは割り込みでコマンドの実行終了を判定するプロトコルを採用することで、マイコンがそのコマンドの処理にとりかかれなくても、ホスト側を待たせることができるようにします。そのためのしくみは後述する PCI デバイスの中にハード的に用意します。

6

システムコントローラ PCI デバイス のハードウェア

● PCIバスとマイコン(M16C)の橋渡し

M16Cの外部バスでは PCI バスと直接接続することはできないので、PCI バスと M16C の間を橋渡しする PCI デバイスが必要です。ただし、M16C の外部バスアクセスを PCI バスアクセスにブリッジさせるなどの処理を行う必要はありません。PCI 側から見えるレジスタとマイコン側から見えるレジスタというように、PCI デバイス内部に 2 ポートレジスタを用意してアクセスさせるだけです(リスト1、図8)。とはいえ、単なる 2 ポートレジスタというわけではありません。

たとえば、ホストからコマンドを発行したときのコマンド実行中を示すビジィビットの制御を考えます。単純に考えた場合、コマンドを受け取るマイコン側がビジィビットを立てて、コマンドの実行が終わったらクリアするという処理が考えられます。しかし、マイコン側がすぐにはコマンドを受け取れない場合、ホスト側はコマンドを発行した後すぐにビジィビットを読み出しても、ビジィビットがクリア状態なのでコマンドの実行が終了したものと誤認識してしまう可能性もあります。

とくに今回は、ファームウェアの構造で説明したように、PCI 側からのアクセスをポーリングで処理するようにしたので、PCI 側からコマンドを発行してからマイコンがそれを受け取るまでのタイムラグが十分考えられます。

そこで、コマンドをコマンドレジスタに書き込むと同時に、コマンドビジィビットがセットされるようなハードウェアを構成します。これならば、マイコンが忙しくてコマンドをすぐに受け取れない状態でも、コマンド発行と同時にビジィ状態が示されるので、ホスト側がコマンドの実行終了を正しく認識することができます。

• 割り込み制御回路

また、今回はビジィやレディビットをポーリングで調べるこ

〔図8〕システムコントローラ PCI デバイスの構造

5

とも可能ですが、ホスト側へはこれらの状態の変化を、すべて 割り込みでも通知できるようなハードウェアにします。ビジィ やレディと連動して、割り込み出力が許可状態であれば、ホス トに対して割り込みを出力する(INTn#をアサートする)回路も 実装します。

さらに PCI デバイスなので、割り込みは共有可能に設計しなければなりません。他の割り込みと共有されると、自分が割り込みを出力していないのに、割り込み処理ルーチンが呼び出さ

れる場合があるので、必ずステータスレジスタを用意して割り 込みを出力しているか否かを判定できるようにします。割り込 みステータスが立っていないのに割り込み処理ルーチンが呼ば れた場合は、割り込みを共有しているほかのデバイスが割り込 みを出力していると判断して、自分のデバイスに対しての割り 込み処理はとくに行わずに、そのシステムで規定された割り込 み処理の終了処理(たいていの場合はそのままリターン)をし ます

〔リスト1〕システムコントローラの VHDL ソース

```
end case:
when LOCAL IO ACCESS =>
                                                                                                              -- T/Oリードサイクル
                                                                        else
if (PCI BusCommand(0) = '1') then -- I/O ライトサイクル
                                                                    case PCI Address(5 downto 2) is
                                                                        when "0000" => -- +00h 割り込み制御レジスタ
   case PCI Address(5 downto 2) is
        when "0000" => -- +00h 割り込み制御レジスタ
                                                                             PCIAD Port(31 downto 16) <= (others => '0');
            if (C nBE(1) = '0') then
                                                                                                                    -- +02h~03h
                 INT Mask <= PCIAD(15 downto 8);</pre>
                                                                             PCIAD Port(15 downto 8) <= INT Mask; -- +01h
             end if;
                                                                             PCIAD Port( 7 downto 0) <= INT Stat; -- +00h
        when "0010" => -- +08h キーボード制御レジスタ/マウス制御レジスタ
                                                                        when "0010" =>
                                                                             -- +08h キーボード制御レジスタ/マウス制御レジスタ
            if (C nBE(1) = '0') then
                                                                             PCIAD Port(31) <= MOUSE DataEn; -- +OBh
                 KEY Command(15 downto 8)
                                                                             PCIAD Port(30) <= MOUSE CmdBusy:
                                        <= PCIAD(15 downto 8);
                                                                             PCIAD Port(29 downto 24) <= MOUSE Signal:
            end if:
            if (C \ nBE(0) = '0') then
                                                                             PCIAD Port(23) <= KEY DataEn;
                                                                                                             -- +0Ah
                 KEY Command( 7 downto 0)
                                                                             PCIAD Port(22) <= KEY CmdBusy;
                                        <= PCIAD( 7 downto 0):
                                                                             PCIAD Port(21 downto 16) <= KEY Signal:
                                                                             PCIAD Port(15 downto 0) <= KEY Data; -- +08h~09h
            end if:
            if (C \text{ nBE}(1) = '0') or (C \text{ nBE}(0) = '0') then
                                                                             if (C \ nBE(0) = '0') or (C \ nBE(1) = '0') then
                 KEY WriteFlg <= '1';</pre>
                                                                                  KEY DataEn CLR <= '1';
                             -- キーボード制御レジスタ書き込みフラグセット
                                                                                                 -- キーボードデータイネーブルクリア信号
                                                                             end if:
        when "0011" => -- +0Ch マウス制御レジスタ
                                                                        when "0011" => -- +0Ch マウス制御レジスタ
            if (C nBE(1) = '0') then
                                                                             PCIAD Port(31 downto 0) <= MOUSE Data; -- +0Ch~OFh
                 MOUSE Command(15 downto 8)
                                                                             MOUSE DataEn CLR <= '1';
                                        <= PCIAD(15 downto 8);
                                                                                                    -- マウスデータイネーブルクリア信号
                                                                                             ~中略~
            if (C nBE(0) = '0') then
                 MOUSE Command( 7 downto 0)
                                                                        when others =>
                                        <= PCIAD( 7 downto 0);
                                                                             PCIAD Port(31 downto 0) <= (others => '0');
            if (C \text{ nBE}(1) = '0') or (C \text{ nBE}(0) = '0') then
                                                                    end case:
                 \texttt{MOUSE WriteFlg} \ \ensuremath{\checkmark=} \ '1';
                                -- マウス制御レジスタ書き込みフラグセット
                                                                end if:
            end if:
                                                                LOCAL DTACK <= '1';
                            ~中略~
                                                                                       -- ローカルバスシーケンサ データ転送完了フラグ セット
                                                                LOCAL NEXT STATE := LOCAL STATE COMP;
        when others =>
            nu11:
```

(a) PCI側レジスタ

```
~中略~
SYSCTRL Read equ : process ( int KWRn, KRDn, KCSn, KA )
                                                                                 when "001000" =>
                                                                                                 -- +08h キーボード制御レジスタ(コマンド下位)
begin
   if (KRDn = '0') and (int KWRn = '1') and (KCSn = '0') then
                                                                                      KD Port <= KEY Command( 7 downto 0);
                                                                                 when "001001" =>
        case KA(5 downto 0) is
                                                                                                 -- +09h キーボード制御レジスタ(コマンド上位)
             when "000000" =>
                               -- +00h PCIバスリセットフラグレジスタ
                                                                                      KD Port <= KEY Command(15 downto 8);</pre>
                  KD Port(7) <= PCIBus RST;
                                                                                 when "001010" =>
                                                                                                     -- +OAh キーボード制御レジスタ
                                                                                      KD Port(7) <= KEY DataEn;</pre>
                  KD Port(6 downto 0) <= M16C ReadCount;</pre>
                                                                                      KD Port(6) <= KEY CmdBusy;
             when "000001" =>
                                -- +01h PCI アクセスフラグレジスタ
                                                                                      KD Port(5 downto 0) <= KEY Signal;</pre>
                  KD Port(7) <= SYSTEM WriteMark;</pre>
                                                                                 when "001011" =>
                  KD Port(6) <= LED WriteMark;</pre>
                                                                                                    -- +OBh マウス制御レジスタ
                                                                                      KD Port(7) <= MOUSE DataEn;</pre>
                  KD Port(5) <= POWER WriteMark;</pre>
                  KD Port(4) <= TK AccStartMark;</pre>
                                                                                      KD Port(6) <= MOUSE CmdBusy
                  KD Port(3) <= MOUSE WriteMark:
                                                                                      KD Port(5 downto 0) <= MOUSE Signal;</pre>
                  KD Port(2) <= KEY WriteMark;</pre>
                                                                                 when "001100" =>
                                                                                                    -- +OCh マウス制御レジスタ(コマンド下位)
                  KD Port(1 downto 0) <= (others => '0');
```

(b) M16 側レジスタ

(リスト1) システムコントローラの VHDL ソース(つづき)

```
KD Port <= MOUSE Command( 7 downto 0);
                                                                                    KEY Data( 7 downto 0) <= KD;</pre>
            when "001101" =>
                                                                                when "001001" =>
                             -- +ODh マウス制御レジスタ(コマンド上位)
                                                                                       -- +09h キーボード制御レジスタ(データ上位バイト)
                                                                               KEY Data(15 downto 8) <= KD;
when "001010" => -- +0Ah キーボード制御レジスタ
                KD Port <= MOUSE Command(15 downto 8);
                                                                                    KEY Signal <= KD(5 downto 0);</pre>
            when others => -- その他のレジスタ
                KD Port <= (others => '0'); -- すべて0を返す
                                                                                when "001011" => -- +0Bh マウス制御レジスタ
                                                                                   MOUSE Signal <= KD(5 downto 0);
                                                                               when "001100" =>
-- +0Ch マウス制御レジスタ(データバイトの)
       end case:
   end if:
end process SYSCTRL Read equ:
                                                                                    MOUSE Data( 7 downto 0) <= KD;
                                                                                when "001101" =>
                                                                                           -- +ODh マウス制御レジスタ(データバイト1)
SYSCTRL Write equ : process ( int KWRn, KRDn, KCSn, KA )
                                                                                    MOUSE Data(15 downto 8) <= KD;
                                                                               if (int KWRn'event and int KWRn = '1') then
       if (KRDn = '1') and (KCSn = '0') then
            case KA(5 downto 0) is
                                                                                when "001111" =>
                KA(5 downto v, __
when "000000" =>
-- +00h M16C→PCIレジスタ リセット処理
                                                                                           -- +OFh マウス制御レジスタ(データバイト3)
                                                                                    MOUSE Data(31 downto 24) <= KD;
                     KEY Signal <= "000011";
                                           -- モード3(デフォルト)
                     KEY Data <= (others => '0');
                                                                                when others => -- その他のレジスタ
                     MOUSE Signal <= "000001";
                                                                                   null;
                                           ,
-- モード1(デフォルト)
                     MOUSE Data <= (others => '0');
                                                                           end case :
                                                                      end if ;
                          ~ 由略~
                                                                  end if :
                 when "001000" =>
                                                              end process SYSCTRL Write equ;
                        -- +08h キーポード制御レジスタ(データ下位バイト)
```

(**b**) M16 側レジスタ(つづき)

(表6) システムコントローラ(キーボード/マウス関連) レジスター覧 ー

オフセット	名 称
+ooh	割り込みステータスレジスタ
+01h	割り込みマスクレジスタ
+02h ∼ +07h	(予約)
+08h ∼ +09h	システムキーボードデータ/コマンドレジスタ
+oAh	システムキーボード制御レジスタ
+oBh	マウス制御レジスタ
$+oCh \sim oFh$	マウスデータ/コマンドレジスタ
+10h ~ 13h	TKアドレス/制御レジスタ
+14h ~ 17h	TKデータレジスタ
+18h ∼ 1Bh	電源制御レジスタ
+1Ch ~ 1Fh	LED点灯制御レジスタ
+20h ~ 3Bh	(予約)
$+3Ch \sim 3Dh$	システムコントローラ通信制御レジスタ
$+3Eh \sim 3Fh$	制御権管理レジスタ

(a) PCI側レジスタマップの概要

名 称
PCIバスリセットフラグレジスタ
PCIバスアクセスフラグレジスタ
(予約)
システムキーボードデータ/コマンドレジスタ
システムキーボード制御レジスタ
マウス制御レジスタ
マウスデータ/コマンドレジスタ
TKアドレス/制御レジスタ
TKデータレジスタ
電源制御レジスタ
LED点灯制御レジスタ
(予約)
システムコントローラ通信制御レジスタ
制御権管理レジスタ

(b) マイコン側レジスタマップの概要

オフセット +ooh/oth 以外、PCI バス側と同じ構成となっている (データレジスタの読み書き方向などは逆)

▶割り込み制御レジスタ

オフセット	サイズ (ビット)	R/W	名 称	説 明
+ooh	8	R	割り込みステータスレジスタ	ビット7(拡張用) ビット6(拡張用) ビット5電源制御割り込み ビット4 TKアクセス完了割り込み ビット3 マウス割り込み ビット3 マウス割り込み ビット2 キーボード割り込み ビット1~0(拡張用) "1":割り込み要求中/"0":割り込み非要求中 割り込み要求の解除は、各割り込み要因の手順に従う
+01h	8	R/W	割り込みマスクレジスタ	ビットの割り当ては割り込みステータスレジスタと同じ "1":割り込み許可/"0":割り込み禁止

(c) PCI側割り込み/キーボード/マウスレジスタの詳細

(表6) システムコントローラ(キーボード/マウス関連)レジスター覧(つづき)

▶システムキーボード制御レジスタ

オフセット	サイズ (ビット)	R/W	名称	説明
+08h	8/16 8/16	R W	システムキーボードデータレジスタ システムキーボードコマンドレジスタ	キーボード→ホストへの読み出し専用レジスタ ホスト→キーボードへの書き込み専用レジスタ データレジスタとコマンドレジスタは同じアドレスだが独立したレジス タとして実装されている
+oAh	8	R	システムキーボード制御レジスタ	ビット7キーボードデータレジスタ有効ビット "1"でキーボードデータレジスタに有効なデータがある キーボードデータレジスタを読み出すとクリアされる ビット6キーボードコマンド実行ビット "0"でキーボードコマンド書き込み可能, "1"でキーボードコマンド実行中 キーボードコマンドレジスタに書き込むとセットされる ビット1~0キーボード制御モードステータス(モード0~3)

▶システムキーボード受信データ

システムキーボー	ドコマンド応答データ時
ビット 15	"1": キーボードコマンド応答データフラグ
ビット7~0	コマンド応答コード

▶システムキーボード受信データ

キーボード受信データ時		
ビット15	"o": キーボード受信データフラグ	
ビット14	" o ": メイク /" 1 ": ブレークフラグ (オートモード o/1) 常時" o "(ASCII モード)	
ビット7~0	マトリクスコード (オートモード o/1) ASCII コード (ASCII モード)	

▶システムキーボードコマンド/応答コード

コマンド	コマンドコード	応答コード
キーボードリセット	8000h	正常時:ooh/異常時:FFh
キーボード制御モード設定	81xxh ooh モード o (ダイレクトモード) o1h モード 1 (ASCII モード) o2h モード 2 (LED 自動点灯制御なし) o3h モード 3 (LED 自動点灯制御あり)	ooh
キーボードタイプ設定	82xxh 00h 101(104)英語キーボード 10h 106(109)日本語キーボード 20h AXキーボード	ooh
キーボードタイプ取得	8300h	00h 101 (104) キーボード 10h 106 (109) キーボード 20h AX キーボード
キーボードディレイ/レート設定	84xxh xxh ディレイ/レート設定値	正常時: ooh/異常時: FFh
キーボード LED 点灯制御	850xh ビット 0 Scroll Lock (" 1 ":点灯 / " 0 ":消灯) ビット 1 Num Lock (同上) ビット 2 Caps Lock (同上) ビット 3 Kana (同上) (AX キーボードのみ) 注:モード 1 とモード 2 時,LED の点灯制御 は自動で行われる (マイコンが行う)	正常時:ooh/異常時:FFh

▶システムマウス制御レジスタ

オフセット	サイズ (ビット)	R/W	名 称	説明
+oBh	8	R	システムマウス制御レジスタ	ビット7マウスデータレジスタ有効ビット "1"でマウスデータレジスタに有効なデータがある マウスデータレジスタを読み出すとクリアされる ビット6マウスコマンド実行ビット "0"でマウスコマンド書き込み可能,"1"でマウスコマンド実行中 マウスコマンドレジスタに書き込むとセットされる ビット5~0マウス制御モードステータス(モード0/1)
	8/16/32	R	システムマウスデータレジスタ	マウス→ホストへの読み出し専用レジスタ
+oCh	16	W	システムマウスコマンドレジスタ	ホスト→マウスへの書き込み専用レジスタ データレジスタとコマンドレジスタは同じアドレスだが独立したレジス タとして実装されている

(c) PCI 側割り込み/キーボード/マウスレジスタの詳細(つづき)

〔表6〕システムコントローラ(キーボード/マウス関連) レジスター覧(つづき)

▶システムマウスコマンド/応答コード

コマンド	コマンドコード	応答コード
マウスリセット	8000h	正常時:ooh/異常時:FFh
マウス制御モード設定	81xxh ooh モードo (ダイレクトモード) o1h モード1	ooh
マウスタイプ取得	8200h	ooh ノーマルマウス 10h ホイール付きマウス 11h ホイール付き 5 ボタンマウス
サンプルレート設定	83xxh サンプルレート 10 (0Ah) 20 (14h) 40 (28h) 60 (3Ch) 80 (50h) 100 (64h) 200 (C8h)	正常時:ooh/異常時: FFh
スケール設定	85xxh 01h 1 : 1 02h 2 : 1	正常時: ooh/異常時: FFh
解像度	84xxh 00:1カウント/mm 01:2カウント/mm 02:4カウント/mm 03:8カウント/mm	正常時: ooh/異常時: FFh

▶システムマウスデータレジスタ

システムマウスコマンド応答データ時		
ビット 31	"1":マウスコマンド応答データフラグ	
ビット 30~24	常時"0"	
ビット 23 ~ 8	不定	
ビット7~0	コマンド応答コード	

システムマウス受	信データ時
ビット31	"o":マウス受信データフラグ
ビット30	常時" 0 "
ビット 29	第5ボタン("1"で押されている)
ビット 28	第4ボタン(*)
ビット 27~ 24	Z方向移動量(-8~+7)
ビット 23 ~ 16	Y方向移動量
ビット 15~8	X方向移動量
ビット7	Y方向オーバフロービット
ビット6	X方向オーバフロービット
ビット5	Y方向サインビット
ビット4	X方向サインビット
ビット3	常時" 1 "
ビット2	中央ボタン("1"で押されている)
ビット1	右ボタン (
ビット0	左ボタン (

(c) PCI 側割り込み/キーボード/マウスレジスタの詳細(つづき)

なお、今回の設計では、PCI側からマイコン側に対して割り込みを要求することはしていません。すでに説明したように、マイコン側はメインループでPCI側からのアクセスをポーリングで取得する構造にしているためです。

• 非同期回路設計

PCI側はPCIクロックに同期した同期設計が可能ですが、マイコン側はPCIクロックとはまったく同期していないクロックで動作しているので、非同期設計が重要になります.

● PCI側/マイコン側レジスタ一覧

表**6**(pp.110-112) にシステムコントローラのキーボード/マウス関連のレジスタ - 覧を示します. PCI 側から見た場合とマイコン側から見た場合で、基本的には同じオフセットのところに

同じレジスタを配置しています。データレジスタの類は、PCI側から書き込んだコマンドをマイコン側から読み出し、マイコン側から書き込んだデータを PCI側から読み出すというように、読み書き方向が逆になります。ビジィやステータスを示す制御レジスタは、可能なかぎり同じ配置になるようにしました。

また、マイコンのコマンド実行終了は割り込みでも判定できるので、PCI側には割り込み制御レジスタを用意しています。逆にマイコン側は、ポーリングでホストから指示を判定するので、PCIアクセスフラグと名づけたステータス信号のレジスタを用意しています。

やまたけ・いちろう 来栖川電工有限会社 ふじがおか・まさのぶ ファームウェアプログラマ もっとも 基本的な PIO 転送に対応した ATA インターフェース

ATAインターフェースの 設計/製作

山武一朗

この章では、PIO 転送対応の ATA インターフェースを PCI バス上に設計/製作する。まず ATA の仕様について簡単に解説し、PCI バス上にどのように ATA ホストコントローラを実現するかを考察する。そして FPGA を搭載した PCI 評価用ボードを使い、もっとも基本的な転送モードである PIO 転送に対応した ATA ホストコントローラを HDL を使って設計し、制御ソフトウェアを作成する。

はじめに

● ストレージも必要でしょう!

キーボード/マウス入力と画面表示出力とくれば、次にコンピュータシステムを構成する要素として重要なのはストレージでしょう。代表的なストレージインターフェースとして IDE と SCSI が挙げられますが、価格や品種の多さや入手性を考慮すると、現状では IDE、すなわち ATA インターフェースがもっとも 普及しているといえます。

そこで、ここでは、システムバスとして採用した PCI バス上に、ATA インターフェースを実装して、HDD や CD-ROM ドライブを接続してみます。

■ ATAの仕様とATA ホストコントローラ

ATAインターフェースを実装するとは、HDDやCD-ROMドライブに対して、アドレスやリード/ライトクロックなどの制御信号を出力する回路を設計することを意味します。ATAとはどんなバスで、ATAホストコントローラを設計する場合、どんな機能を実装しなければならないのでしょうか?

● ATA 仕様とデータ転送の実体

ATAではデータ転送方式によってデータ転送を行う実体が異なり、それぞれ転送モードに名前が付いています。CPUがレジスタを読み書きしてデータ転送を行うPIO 転送モード、システムに実装されている DMA コントローラを使ってデータ転送を行うシングル/マルチワード DMA 転送モード、そして PCI バスのバスマスタ DMA コントローラを使ってデータを転送するUltra DMA 転送モードの三つです。

PCI バス上に ATA インターフェースを実装する場合, Ultra DMA 転送モードがもっとも高速なデータ転送を実現できますが, 技術的にも難しいものがあります.

今回はもっとも基本的な転送モードである PIO 転送モードに

焦点をあてて、ATA ホストインターフェースを実現してみます。

ATA の信号

ATAの信号には、Ultra DMA 転送時とそれ以外の転送時では、信号名や役割が異なるものがあります。今回は PIO 転送に対応したホストなので、PIO 転送時のそれぞれの信号の意味について説明します。表1に ATA の信号名とピン配置を示します。

▶ CS[1:0]#

ATA の各レジスタにアクセスするために使用するチップセレクト信号です. DMACK#がアサートされたとき, この信号はネゲートしている必要があります.

▶ DA[2:0]

データまたはデータポートへアクセスするためのアドレス信号

〔表 1〕ATA の信号名とピン配置

信号名	コネクタ ピン番号		ケーブル 芯番号	コネクタ ピン番号	信号名
RESET#	1	1	2	2	GND
DD7	3	3	4	4	DD8
DD6	5	5	6	6	DD9
DD5	7	7	8	8	DD10
DD4	9	9	10	10	DD11
DD3	11	11	12	12	DD12
DD2	13	13	14	14	DD13
DD1	15	15	16	16	DD14
DDo	17	17	18	18	DD15
GND	19	19	20	20	(KEYPIN)
DMARQ	21	21	22	22	GND
DIOW#	23	23	24	24	GND
DIOR#	25	25	26	26	GND
IORDY	27	27	28	28	CSEL
DMACK#	29	29	30	30	GND
INTRQ	31	31	32	32	RESERVED
DA1	33	33	34	34	PDIAG#
DAo	35	35	36	36	DA2
CSo#	37	37	38	38	CS1#
DASP#	39	39	40	40	GND

〔表 2〕 ATA レジスター覧

	GG	5.4	-	-	レジ	スタ名		
CS1#	CSo#	DA2	DA1	DA ₀	リード	ライト		
Н	Н	X	X	X	レジスタが選択されていない状態			
L	L	X	X	X	林平	注 上		
L	Н	L	L	L	廃	£1E		
L	Н	L	L	Н	廃	£1E		
L	Н	L	Н	L	廃	<u>it</u>		
L	Н	L	Н	Н	廃	EIL .		
L	Н	Н	L	L	廃止			
L	Н	Н	L	Н	廃止			
L	Н	Н	Н	L	Alternate Status レジスタ	Device Control レジスタ		
L	Н	Н	Н	Н	廃	肚		
Н	L	L	L	L	Data レジス:	タ (16 ビット)		
Н	L	L	L	Н	Error レジスタ	Features レジスタ		
Н	L	L	н	L	Interrupt Reason レジスタ (ATAPI) /Sector Count レジスタ (ATA) (※ ATAPI のときは読み出し専用レジスタとなる)			
Н	L	L	Н	Н	Sector Number レジスタ (ATA) (※ ATAPI のときは未使用)			
Н	L	Н	L	L	Byte Count LSB レジスタ (ATAPI) /Cylinder Low レジスタ (ATA)			
Н	L	Н	L	Н	Byte Count MSB レジスタ (ATAPI) /Cylinder High レジスタ (ATA)			
Н	L	Н	Н	L	Device/Head レジスタ			
Н	L	Н	Н	Н	Status レジスタ	Command レジスタ		

です。

▶ DASP#

デバイスアクティブインジケータ(いわゆるアクセスランプ), およびデバイス1プレゼント信号がマルチプレクスされた信号です.

▶ DD[15:0]

8 または 16 ビットのデータバスです。後述する ATA レジス タのうち Data レジスタ以外は 8 ビットレジスタで, これらのレ ジスタへの読み書き時は下位の 8 ビットが使用されます.

▶ DIOR#

ATAレジスタを読み出すために使用するリード信号として動作します。

▶ DIOW#

ATAレジスタに書き込むために使用するライト信号として動作します.

▶ DMACK#

DMA 転送の開始時に、DMARQ に対してホストが返す応答信号です。

▶ DMARQ

DMA 転送時にデバイス側のデータ転送の準備が整ったときに、デバイスがアサートします。データ転送の方向は DIOR#/DIOW# で制御されます。また、DMACK# とともにハンドシェイクを行います。

▶ INTRQ

INTRQは、選択したデバイスがホストコントローラに対して割り込みを要求するのに使用されます。後述するATAレジスタ中のnIENビットをイネーブルに設定し、かつ有効なデバイスが選択されているとき、そのデバイスのINTRQはイネーブルとなり、割り込みをホストに要求することができます。nIENビットがディセーブル、または有効なデバイスが選択されていないと

きは、この信号はハイインピーダンス状態となります.

▶ IORDY

デバイス側のデータ転送の準備ができていないとき、レジスタアクセスの転送サイクルを延ばすためにデバイス側がネゲートし、ウェイト信号として使います。デバイスがPIO 転送のモード3またはそれ以上の高速な転送サイクルのとき、この信号を利用することができます。

▶ PDIAG#

PDIAG# はデバイス1によってアサートされ、デバイス1が自己診断を終えたことをデバイス0に通知します.

▶ RESET#

ホストがデバイスをリセットするときに使用するハードウェアリセット信号です。

▶ CSEL

CSEL信号を使ったデバイスセレクトを行う場合に使用する 信号です.

• ATA のレジスタ

ATAのレジスタは、Dataレジスタ以外はすべて8ビット幅のレジスタです。表2にATAレジスター覧を示し、それぞれのレジスタについて簡単に説明します。

▶ Status レジスタ

読み出し専用のステータスレジスタです。レジスタのアドレスが Command レジスタと同じなので、ホストがこのアドレスに書き込み動作をすると、Command レジスタに値が書き込まれます。

BSY ビットが1のとき、このレジスタのBSY 以外のビットは無効です。BSY ビットは常に有効です。ただし、デバイスがスリープモードのときは、このレジスタは無効です。

INTRO 信号がアサートされているときに Status レジスタを読

み出すことで、INTRQ信号をネゲートさせることができます。 割り込み処理の際は、必ず読み出すようにしてください。INTRQ 信号がネゲートしてしまうと都合が悪い場合は、次に説明する Alternate Status レジスタを読み出してください。Alternate Status レジスタを読み出しても INTRQ 信号はネゲートしません。

▶ Alternate Status レジスタ

読み出し専用のレジスタです。レジスタのアドレスが Device Control レジスタと同じなので、ホストがこのアドレスに書き込みをすると Device Control レジスタに値が書き込まれます。 Status レジスタと Alternate Status レジスタの違いですが、INTRQ 信号がアサートされているときに Status レジスタを読み出すと INTRQ 信号がネゲートされるのに対し、Alternate Status レジスタは読み出しても INTRQ 信号に変化を与えません.

▶ Command レジスタ

書き込み専用のレジスタです。レジスタのアドレスが Status レジスタと同じなので、ホストがこのアドレスを読み出すと Status レジスタの内容が読み出されます。この Command レジス タにコマンドを書く前には、BSY ビットと DRQ ビットが両方とも 0 でかつ、DMACK#をアサートしていないことを確認してからコマンドを書き込みます。例外として DEVICE RESET コマンドのみ、BSY ビットと DRQ ビットの確認を必要としません。

コマンドを書き込むと、ただちにコマンドを実行します。また、INTRQがアサートされているときにコマンドを発行するとINTROはネゲートします。

コマンドを発行する手順としては、バスがアイドル状態のときにデバイスを選択し、選択したデバイスもアイドル状態であるのを確認した後、実行しようとしているコマンドが必要とするパラメータを各ATAレジスタにセットし、最後にCommandレジスタにコマンド値を書き込みます。

▶ Cylinder High レジスタ

読み書き可能なレジスタです。このレジスタはBSYビットとDRQビットが両方ともoで、かつDMACK#がアサートされていないときに書き込み可能です。

このレジスタは、ATA デバイスに対して CHS 方式でアクセスするときにはシリンダの上位バイトの設定として機能し、LBA 方式でアクセスするときには LBA [15:8] として機能します. さらに PACKET コマンドのときには、Byte Count MSB レジスタとして機能します.

▶ Cylinder Low レジスタ

読み書き可能なレジスタです。このレジスタは BSY ビットと DRQ ビットが両方とも 0 でかつ, DMACK# がアサートされて いないときに書き込み可能です.

このレジスタは、ATA デバイスに対して CHS 方式でアクセスするときにはシリンダの下位バイトの設定として機能し、LBA 方式でアクセスするときには LBA [7:0] として機能します. さらに PACKET コマンドのときには、Byte Count LSB レジスタとして機能します.

▶ Device Control レジスタ

書き込み専用のレジスタです. レジスタのアドレスが Alternate Status レジスタと同じなので, ホストがこのアドレスを読み出すと Alternate Status レジスタの値が読み出されます. Device Control レジスタへの書き込みは, DMACK# がネゲートしているときに可能です.

このレジスタは接続されたデバイスのソフトウェアリセットと、INTRQ信号のイネーブル/ディセーブルの設定に使用されます。このレジスタへの書き込みは、マスタ/スレーブの両デバイスに対して行われるため、SRST ビットに1を書き込むと両デバイスのソフトウェアリセットが実行されます。また、nIEN ビットの設定は両デバイスに対してINTRQ信号のイネーブル/ディセーブルの設定となります。

▶ Device/Head レジスタ

読み書き可能なレジスタです.このレジスタは BSY ビットと DRQ ビットが両方とも o で,かつ DMACK# がアサートされていないときに書き込み可能です.

Device/Head レジスタの DEV ビットは、デバイスを選択するために使用します。0でデバイス0(マスタ)、1でデバイス1(スレーブ)を選択します。また、ATAコマンドの違いでビット定義が異なる点に注意が必要です。たとえば、READ SECTOR (S)コマンドは、ビット6に LBA ビットを定義し、セクタのアドレッシング方法を LBA 方式で行うか、または CHS 方式で行うかを選択し、ビット $3\sim0$ に LBA の LBA [27:24]、または CHS の HEAD 値を設定します。

▶ Error レジスタ

読み出し専用のレジスタです. レジスタのアドレスが Features レジスタと同じなので、ホストがこのアドレスに書き込み動作を すると Features レジスタに値が書き込まれます. BSY ビットが 0 で DRQ ビットが 0, さらに ERR ビットが 1 のときにこのレジスタの読み込み値は有効です. また、デバイスがスリープモード のとき、このレジスタは無効です.

Error レジスタは、パワーオン、ハードウェアリセット、ソフトウェアリセット時、または EXECUTE DEVICE DIAGNOSTIC コマンド、DEVICE RESET コマンドが完了したとき、診断結果を Error レジスタに反映します。

▶ Features レジスタ

書き込み専用のレジスタです. レジスタのアドレスが Error レジスタと同じなので、ホストがこのアドレスを読み出すと Error レジスタの内容が読み出されます. BSY ビットが o で DRQ ビットが o でかつ、DMACK# がアサートされていないときにこのレジスタへ書き込みができます.

▶ Sector Count レジスタ

読み書き可能なレジスタです。このレジスタは BSY ビットと DRQ ビットが両方とも 0 でかつ,DMACK# がアサートされて いないときに書き込み可能です。BSY ビットまたは DRQ ビット のどちらかが 1 のときにこのレジスタを読み出しても,その値は

有効ではありません。また、デバイスがスリープモードのとき、 このレジスタは無効です。

▶ Sector Number レジスタ

読み書き可能なレジスタです。このレジスタは BSY ビットと DRQ ビットが両方とも o で、かつ DMACK# がアサートされて いないときに書き込み可能です。


▶レジスタ

PIO データ転送時に使用するデータレジスタです。DRQ ビットが 1 で,かつ DMACK# がアサートされていないときにアクセス可能です。このレジスタは 16 ビット幅です。接続されているATA デバイスがコンパクトフラッシュ (CFA デバイス)で,その転送モードが 8 ビット幅の PIO 転送のときは,DD [7:0] が使用されます。

● PIO 転送モード時のバスの動作

PIO 転送モードの場合,ホストからは CS[1:0]#, DIOR#, DIOW# などの信号を使って,ATA レジスタにアクセスを行います。 高速な PIO 転送モード 3/4 では,フロー制御用の信号である IORDY 信号をウェイト信号として使用し,確実な転送を

〔図1〕ATAレジスタのアクセスタイミング波形



行えるようになっています.

これらの信号を用いて、CPUがデータレジスタ経由でデバイスとのデータ転送を行うことをPIO転送といいます。PIO転送は、CPUが1バイトまたは1ワードごとにデータレジスタを読み書きすることで実現します。

レジスタアクセスと CPUによるデータ転送は、基本的には どちらも同じ PIO 転送ですが、細かなタイミングに違いがあり ます

図1に PIO 転送によるレジスタアクセスのタイミング波形を, **表3**にタイミングを示します.

PIO 転送は CPU 主導の転送です。よって、デバイスがホストに対してウェイトを要求したいときは、IORDY をネゲートします。ただし、PIO 転送のモード $0\sim2$ ではフロー制御はオプションですが、モード $3\sim4$ では必須となっています。

- ▶レジスタの読み出しまたはデバイスからデータを読み出すとき
- (1) ホストは CS[1:0] # をアサートし、DA[2:0] でレジスタ アドレスを確定する
- (2) ホストは t_1 後に DIOR# をアサートし、デバイスはアドレス e^{-1} をフッチする
- (3) デバイスは、デバイス側のデータ転送準備ができていないと きに IORDY をアサートし、処理を待たせる
- (4) レジスタアクセスのとき、デバイスは DD[7:0]をドライブ してデータをセットする。PIO データ転送のとき、転送ビット幅の設定にしたがって DD[7:0]または DD[15:0] をドライブし、データをセットする
- (5) ホストはデータを読み出し、DIOR# をネゲートする
- (6) デバイスは t_6 までデータを保持し、 t_{6Z} まで DD[7:0]または DD[15:0]の信号ドライブを開放する
- (7) ホストはCS[1:0]# をネゲートする。また同時に、ホストはDA[2:0]を不定にすることができる

〔表3〕 ATA レジスタのアクセス タイミング表

記号	パラメータ	モード 0	モード1	モード2	モード3	モード4	
t _o	サイクル時間(min)		600	383	330	180	120
-0			600	383	240	180	120
$t_{\scriptscriptstyle 1}$	アドレスセットアップ時間(min)		70	50	30	30	25
_	DIOD# (DIOM# 1001)	8ビット	290	290	290	80	70
t_2	DIOR#/DIOW#パルス幅(min)	16 ビット	165	125	100	80	70
t_{2i}	t _{2i} DIOR#/DIOW# リカバリ時間(min)			_	_	70	25
t_3	DIOW# データセットアップ時間 (min)			45	30	30	20
<i>t</i> ₄	DIOW# データホールド時間 (min)			20	15	10	10
t ₅	DIOR# データセットアップ時間(min)			35	20	20	20
t ₆	DIOR# データホールド時間 (min)		5	5	5	5	5
t_{6Z}	DIOR#3ステート遅延時間(max)		30	30	30	30	30
t_9	アドレスホールド時間(min)		20	15	10	10	10
t_{RD}	IORDY リードデータ有効時間 (min) ^注			0	0	0	0
t_A	IORDY セットアップ時間 (min) ^注			35	35	35	35
t_B	IORDY パルス幅 (max) ^注			1250	1250	1250	1250
t_C	IORDY のネゲートからハイインピーダンスまでの	の時間(max)	5	5	5	5	5

注:モード 0 ~ 2 では IORDY はオプション,モード 3 ~ 4 では IORDY は必須

6

▶レジスタの書き込みまたはデバイスへデータを書き込むとき

- (1) ホストは CS[1:0] # をアサートし、DA[2:0] でレジスタ アドレスを確定する
- (2) ホストは t_1 後にDIOW# をアサートし、デバイスはアドレス をラッチする
- (3) デバイスは、デバイス側のデータ転送準備ができていないと きに IORDY をアサートし、処理を待たせる
- (4) レジスタアクセスのとき、ホストはDD[7:0]をドライブし データをセットする。PIO データ転送のとき、転送ビット幅 の設定にしたがって、DD[7:0]またはDD[15:0]をドライブし、データをセットする
- (5) ホストは DIOW# をネゲートする
- (6) ホストは t_4 までデータを保持し、DD[7:0]またはDD[15:0]を開放する
- (7) ホストはCS[1:0]#をネゲートする。また、同時にホストはDA[2:0]を不定にすることができる

ホスト側はただのアドレスデコーダ?!

さて、ATAにはいろいろレジスタが割り当てられているようですが、じつはホストコントローラそのものは、これらのレジスタの中身を理解する必要はまったくありません。

たとえば、CPU が Sector Number レジスタに 1 を書き込も うとしている場合、アドレスバスには Sector Number レジスタ を割り当てたアドレスが、そしてデータバスには 1 が出力されます。それを受けて ATA ホストホストコントローラは ATA 上に、Sector Number レジスタのアドレス(CS1# = "H"、CS0# = "L"、DA[2:0] = 011 "とデータ(DD[7:0] = 01h)をそのまま出力、いや横流し(?)するだけです。

逆に、CPU が Status レジスタを読もうとしている場合は、アドレスバスに Status レジスタを割り当てたアドレスが出力され、リード信号が出力されます。それを受けて、ATA ホストコントローラは ATA 上に、Status レジスタのアドレス (CS1#="H", CS0#="L", DA[2:0]="111")とリードクロックを出力します。すると、デバイスはステータスレジスタを読み出して ATA データバス上に値を出力するので、ATA ホストコントローラはそれを受け取り、ホスト CPU 側のデータバスに出力します。

つまり、やっていることはアドレスデコーダそのもので、特別 何かをコントロールしなければならないというものではありませ ん。そういう意味では、ホストコントローラと呼ぶのもおこがま しいくらいです。

● ATA と PCI とのブリッジ

ATAの信号を見ると、一般的な周辺コントローラと同様、チップセレクトやアドレス/データバスがあり、リード/ライトクロックによって行います。しかし、必ずしもそれが実装するプラットホームやホスト CPUのバス仕様と一致するとは限りません。今回想定しているのは PCI バスです。32 ビット幅かつマルチプレクスバスである PCI バスに、基本的には 16 ビットバスである ATA を接続するには、これらの間を適切に変換するコントロー

1ラム x86 系 CPU とバスアーキテクチャ

じつは x86 系 CPU は、奇数アドレスから 16 ビットサイズ や 32 ビットサイズでのアクセス命令を実行可能です。たとえ ばメモリアドレス FFFF_0001h にから 32 ビットサイズのメモリアクセス命令を実行すると、FFFF_0001h/FFFF_0002h /FFFF_0003h/FFFF_0004h の合計 4 バイトのメモリをアクセスできます。しかしこれは、アセンブラの命令として 1 命 令で実行できたというだけで、実際の PCI バス上でのメモリアクセスは 2 回のバスアクセスが発生しています。PCI バスは 32 ビット幅で、FFFF_0001h からの 4 バイトは 4 バイト境界を越えているからです。

また x86 系 CPU 以外の 32 ビット RISC CPU では、このようなアクセスはバスエラー例外となり、アクセスできないアーキテクチャがほとんどです。今回のシステムの CPU である SH-4 もそうです。

x86 系 CPUではこのようなアクセスが可能とはいえ,あまり気持ちの良いものではありません、システムのバス幅が32 ビットであれば4 バイト境界で,64 ビットであれば8 バイト境界でメモリやI/O を割り当てたいものです.

ラが必要になります。

● ATA のタイミングや電気的仕様を守る

参考文献 1) にもあるように、ATA の各レジスタのアクセスにはモードによりさまざまな規定があります。ATA ホストコントローラの仕事は、各モード別に規定されているこれらのタイミングを守って ATA を制御することにあります。

たとえば PIO 転送モード 4 で動いているとき、CPU からある ATA レジスタに書き込み動作が行われたときは、DIOW# の最小パルス幅である 70ns を満足させなければなりません.

また ATA は 5V TTLのバスです.しかしプラットホームに よっては信号電圧が 3.3V だったり,それよりさらに低いシステムかもしれません.このような場合には,プラットホームの信号 と 5V 系の ATA の信号を接続するためのバスバッファが必要です.ATA ホストコントローラは,この電気的な役目も担う必要があります.

2 32 ビット PCI バスと ATA ホストの仕様考察

● ATアーキテクチャとの互換性

ATアーキテクチャのATAレジスタのI/Oアドレスを表4に示します。今回、PCIバス上にATAインターフェースを実装し、最終的にはSH-4から制御させるので、PC/AT互換機のIDEと完全互換にする必要はありません。とはいえ、ATAレジスタ群が配置されるアドレス空間や使用する割り込みラインが異なるだけで、それ以外はできるだけ互換性を確保する方向で

仕様を決めたいと思います。

● ATA レジスタの割り当て

第3章で設計した PCI ホストコントローラは、もっとも一般的な 32 ビット 33MHz の PCI バスに対応したものです。ATA レジスタの説明でわかるように、ATA の制御レジスタは、データレジスタ以外はすべて 8 ビットサイズのレジスタです。また、データレジスタは 16 ビット幅になります。いずれにせよ、PCI バスとはバス幅が異なるので、この間をつなぐにはそれなりのしかけが必要になります。まずは ATA レジスタをどうマッピングするかを考えます。

異なるビット幅のバスをもっとも簡単に接続する方法としては、図2(a)のように、バス幅の広いほうのデータバスの下位側のビットにそろえて狭いほうのデータバスを並べ、広いバスのアドレスバスをシフトして狭いバスのアドレスバスに接続する方法があります。各レジスタのアドレスが飛び飛びのアドレスに割り当てられるので、実際に使用するアドレス空間より大きなマッピング空間が必要になります。もっともATAの場合は、それほど広大なアドレス空間を必要とするわけではないので、この方法でもプラットホーム側のアドレス空間が足りなくなってしまうことはないでしょう。また、ハードウェアとしてはもっとも簡単な構成になります。

各レジスタの並びを飛び飛びのアドレスではなく連続したアドレスにしたい、または割り当てるアドレス空間を節約したいという場合には、図2(b)に示すような方法もあります。バス幅

〔表 4〕AT アーキテクチャの ATA レジスタの I/O アドレス

プライマリ /セカンダリ	レジスタ 群	I/O アドレス	ビット 幅	レジスタ名称
1 = 13 = 7 9	भाग	01Foh	16	Data レジスタ (R/W)
		01F1h	8	Error レジスタ (R) / Features レジスタ (W)
		01F2h	8	Sector Count レジスタ (R/W)
\ /////	コマンド	01 F3h	8	Sector Number レジスタ(R/W)
	ブロック	01F4h	8	Cylinder Low レジスタ (R/W)
プライマリ	レジスタ	01 F5h	8	Cylinder High レジスタ (R/W)
		01F6h	8	Device/Head レジスタ (R/W)
		01F7h	8	Status レジスタ (R) / Command レジスタ (W)
	コントロー ルブロック レジスタ	o3F6h	8	Alternate Status レジスタ (R) / Device Control レジスタ (W)
		0170h	16	Data レジスタ (R/W)
		0171h	8	Error レジスタ (R) / Features レジスタ (W)
	コマンド	0172h	8	Sector Count レジスタ (R/W)
	ブロック	0173h	8	Sector Number レジスタ(R/W)
セカンダリ	レジスタ	0174h	8	Cylinder Low レジスタ (R/W)
		0175h	8	Cylinder High レジスタ (R/W)
		0176h	8	Device/Head レジスタ (R/W)
		0177h	8	Status レジスタ (R)
	コントロー ルブロック レジスタ	0376h	8	Alternate Status レジスタ (R) / Device Control レジスタ (W)

の広いほうのデータバスの中から,アクセスのあるレジスタに該当するバイトだけを切り出して狭いバス側に接続し,アドレスバスはそのまま A0 を A0 へ,A1 を A1 に接続します.アクセスアドレスによってデータバスの選択/切り替えが必要になるので,多少ハードウェアは複雑になります.

今回は、ATアーキテクチャのIDEと互換性はないものの、少しでも仕様を近くしたいということから、各レジスタを連続したアドレスに並べられる図2(b)の方法を採用しました。

• 400ns ウェイトレジスタ

ATA を制御するソフトウェアでは、デバイスセレクションやコマンド発行直後などに「400ns 以上待つ」という部分が数多く出てきます。今回設計するシステムは CPU として SH-4 を搭載していますが、SH7750S では 200MHz、SH7750R では 240MHzというようにクロック周波数が異なる場合もあります。「400ns 待つのにソフトウェアループをn回実行してください」では待ち時間を保証できません。

そこで自前で400nsのウェイト発生回路を実装します。ウェイト発生回路と呼ぶと大げさなようですが、ATAの制御とは何の関係もないダミーのレジスタを用意して、そのレジスタのアクセスに400ns程度の時間をかければよいわけです。

● PIO 転送モード設定レジスタ

もう一つ忘れてはならないレジスタが存在します。PIO 転送の各種モードを設定するレジスタです。じつは ATA の仕様では、ATA デバイスに対して転送モードを設定するコマンドの規定はあるものの、ホストそのものの転送モードの設定方法には規定がありません。これはプラットホームへの実装設計者に任されているのです。

このレジスタも、ATA レジスタや 400ns ウェイト用のダ

〔表 5〕設計した ATA インターフェースの I/O アドレス割り当て

レジスタ群	オフセット	ビット 幅	レジスタ名称(リード/ライト)
	xxooh	16	Data レジスタ (R/W)
	xxo1h	8	Error レジスタ (R) / Features レジスタ (W)
	xx02h	8	Sector Count レジスタ (R/W)
コマンド	ххозһ	8	Sector Number レジスタ (R/W)
ブロック	xx04h	8	Cylinder Low レジスタ (R/W)
レジスタ	xxo5h	8	Cylinder High レジスタ (R/W)
	xxo6h	8	Device/Head レジスタ (R/W)
	xxo7h	8	Status レジスタ (R) / Command レジスタ (W)
	xxo8h ~	_	未使用
コントロー	xxoDh	_	
ルブロック レジスタ	xxoEh	8	Alternate Status レジスタ (R) / Device Control レジスタ (W)
	xxoFh	_	未使用
	xx10h	32	400nsウェイト専用ダミーレジスタ(R)
ウェイト用 レジスタ	xx14h ~	_	上記レジスタのイメージ
	xx1Fh	_	

ミーレジスタと同じ空間に割り当てても何ら問題ありませんが、 今回設計するのは PCI デバイスなので、PCI デバイスのコンフ ィグレーション空間内に実装することにしましょう.

PIO 転送モードの設定は、初期化のときに一度だけ設定すれ ば、基本的にはそれ以降変更する必要はありません。使用頻度 の少ない。初期設定に関するレジスタであるといえます。 そう いう意味でも、PCI コンフィグレーションレジスタ空間に割り当 てたほうが無難なレジスタかと思います。

ATA インターフェースの仕様の決定

これまで解説してきた内容を踏まえて, これから設計する ATA インターフェースの仕様を決定します.

● ベースアドレスレジスタ1本使用

表5に、設計したATAインターフェースのアドレス割り当て を示します. SH-4 に I/O 空間はありませんが、PCI バスとして 今回のような I/O インターフェースを実装する場合は、やはり I/O 空間に割り当てるのがスマートです。 前半 16 バイトにコマ ンドブロックレジスタ群とコントロールブロックレジスタ群を, 後半に 400ns ウェイト用のダミーレジスタを割り当て、PCI デバ イスとして32バイトのI/O空間を要求することにします.

オフセット +ooh のデータレジスタの上位 8 ビットと、オフセ ット +01hの Error レジスタや Features レジスタのアドレスが 重なっていて大丈夫かと思われるかもしれませんが、この点に ついてホストコントローラが感知する必要はありません。デバイ ス側はアクセスのあるレジスタをきちんと判定して動作します.

〔図2〕バス幅の異なるデバイスのレジスタマッピング例 -

システムバス側	ATA側	
データバス		
ビット31~16		
ビット15~8		DD15~8
ビット7~0		DD7~0
アドレスバス		
ビット n ~6	 	CS1#
ビット5		CS0#
ピット4~2 ピット1~0		DA2~0

システムバス側	ATA側	
データバス ピット31~24 ピット23~16 ピット15~8 ピット7~0		DD15~8
アドレスパス ピット n ~4 ピット3 ピット2~0		CS1# CS0# DA2~0

レジスタ群	I/0 アドレス	ビット 幅	レジスタ名称
	xx00h	16	Dataレジスタ(R/W)
	xx04h	8	Errorレジスタ(R)/Features レジスタ(W)
	xx08h	8	Sector Countレジスタ(R/W)
コマンドブロック	xx0Ch	8	Sector Numberレジスタ(R/W)
レジスタ	xx10h	8	Cylinder Lowレジスタ(R/W)
	xx14h	8	Cylinder Highレジスタ(R/W)
	xx18h	8	Device/Headレジスタ(R/W)
	xx1Ch	8	Statusレジスタ(R)/Command レジスタ(W)
	xx20h	-	未使用
	xx24h	_	未使用
	xx28h	_	未使用
コントロール	xx2Ch	-	未使用
ブロックレジスタ	xx30h	_	未使用
	xx34h	ı	未使用
	xx38h	8	Alternate Statusレジスタ(R) /Device Controlレジスタ(W)
	xx3Ch	_	未使用

(a)	32ビットバス中の下位8/16ビットを使ってAddress[4:2]	ı
	→DA[2:0]に配線する	

レジスタ群	I/O アドレス	ビット 幅	レジスタ名称
	xxx0h	16	Dataレジスタ(R/W)
	xxx1h	8	Errorレジスタ(R)/Features レジスタ(W)
	xxx2h	8	Sector Countレジスタ(R/W)
コマンドプロック	xxx3h	8	Sector Numberレジスタ(R/W)
レジスタ	xxx4h	8	Cylinder Lowレジスタ(R/W)
	xxx5h	8	Cylinder Highレジスタ(R/W)
	xxx6h	8	Device/Headレジスタ(R/W)
	xxx7h	8	Statusレジスタ(R)/Command レジスタ(W)
	xxx8h	-	未使用
	xxx9h	_	未使用
	xxxAh	-	未使用
コントロール	xxxBh	-	未使用
ブロックレジスタ	xxxCh	-	未使用
, , , , , , , , ,	xxxDh	_	未使用
	xxxEh	8	Alternate Statusレジスタ(R) /Device Controlレジスタ(W)
	xxxFh	_	未使用

(b) 32ビットバス中の各8ビットを切り替えてAddress[2:0] → DA[2:0]に配線する

また、オフセット+08hから4バイト境界をまたがないアドレスに未使用空間があるので、ダミーレジスタをそこに実装したほうが、使用する空間を半分にできるという意見もありそうです。たしかにそのとおりですが、オフセット+00hから+0Fhまではそのまま機械的にATA側にデコードするだけにしたいので、途中に用途の異なるレジスタを入れたくないため、このようにしました(後述するようにデバイス内部のシーケンサのステートを、各ATAレジスタ制御用とダミーレジスタ用で分けたため)。

ちなみに、じつはこのアドレスマップ仕様は、PC カード ATA のカードコンフィグレーションインデックス 0 の場合のアドレス 割り付けにも近いものがあります.

● PCI コンフィグレーションレジスタ仕様

PCI デバイスなので、当然ベンダ ID とデバイス ID が必要になります。ここでは ID として筆者が所属する会社のベンダ ID と、今回の設計用にデバイス ID を割り当てました。

ステータスレジスタの DEVSEL# 応答ビットは中速応答の設定で、またシステムエラーやパリティエラーの検出は今回は省略したので、その他のステータスレジスタのビットはすべて'0'にします。コマンドレジスタには I/O 空間イネーブルビットを実装します。

PCI デバイスのクラスコードには、ストレージクラスに IDE コントローラという分類もあります。しかし、このクラスコードを見て、この ATA インターフェースが AT アーキテクチャ標準の IDE と完全互換であると認識されると困るので、今回はストレージクラスの中のその他のデバイスを選択しました。

リビジョン ID にはとりあえず o1h を、ヘッダタイプはブリッジチップではない標準の PCI デバイスなので ooh とします.

〔表 6〕設計した ATA インターフェースの PCI コンフィグレーションレジ スタ

オフセット	ビット 幅	レジスタ名称	値	リード/ ライト
+ooh	16	ベンダID	6809h	R
+02h	16	デバイス ID	8004h	R
+04h	16	コマンドレジスタ ビットο I/Oイネーブルビット	_	R/W
+06h	16	ステータスレジスタ ビット 10/9 DEVSEL 応答	01b	R
+08h	8	リビジョンID	01h	R
+09h	8	プログラムインターフェース	ooh	R
+oAh	8	サブクラスコード	8oh	R
+oBh	8	ベースクラスコード	01h	R
+oEh	8	ヘッダタイプ	ooh	R
+10h	32	ベースアドレスレジスタ o ビット 15~5 32 バイト要求 ビット o I/O 空間	- 1b	R/W R
+3Ch	8	インタラプトライン ビット7~0		R/W
+3Dh	8	インタラプトピン	01h	R
+40h	32	PIO転送モードレジスタ ビット2~0		R/W

注:表記の内レジスタ/ビットはライト時は無視/リード時は o R/W レジスタは PCI バスリセット時にクリア ベースアドレスレジスタは1本のみ使用するので、ベースアドレスレジスタ0に実装し、残りのベースアドレスレジスタは未使用です。

また、割り込み制御も必要になるので、インタラプトピンレジスタにはINTA#の使用を明示し、インタラプトラインには8ビットのリード/ライトレジスタを実装しておきます。

それ以外のレジスタは使用しないので、ライト時は無視、リード時はoohを返すように設計します。

● PCI コンフィグレーションデバイス固有レジスタ

もう一つ、PIO 転送のホスト側のモードを設定/保持するレジスタも必要です。このレジスタは PCI のコンフィグレーションレジスタ空間に実装することにしたので、デバイス固有のレジスタを配置できる、40h以降のアドレスにマッピングしなければなりません。

今回はこれ以外に独自のレジスタを実装する必要はないので、 とくに配置アドレスを考えず、40hに PIO 転送モード設定レジ スタを実装しました。

以上をまとめて、**表6**に PCI コンフィグレーションレジスタ を示します。



ATA インターフェースの設計

• PCI バスクロックによるシーケンサ

今回の設計では、タイミングはすべて PCI バスクロックを 33MHz (30ns) を基準に設計しています.

ここで設計する PCI デバイスは I/O 空間を使用するので、ローカルバスシーケンサ内には、PCI デバイスとして必要なコンフィグレーション空間の制御と、ATA レジスタにアクセスするための I/O 空間の制御を記述します。

今回のPCIデバイスの設計では、参考文献1)のTECH I Vol.3 『PCIデバイス設計入門』に掲載されている、PCIデバイス設計の各種HDLソースを参考にさせていただきました。PCIターゲットシーケンサの部分などは、この本のHDLソースをほとんどそのまま流用させていただいています。筆者の方々にお礼申し上げます。

• PCI ターゲットシーケンサ

参考文献 1) の設計データの中からベースにしたのは,第8章 のディジタル I/O ボード & FIFO 搭載 I/O ボードの設計に解説 のある PIO. VHD です.ベースアドレスレジスタを 1本,そして 割り込み INTA# だけを使った PCI デバイスです.この設計の シーケンサのうち,PCI バス側を制御する PCI ターゲットシーケンサには,いっさいの変更を加えていません.

コンフィグレーションレジスタにはベンダ ID やベースアドレスレジスタのビット幅など、多少仕様の違いがあるので、それらの定義部分などは変更しています.

● ATA インターフェース回路

図3にATAインターフェースの回路を示します。実際のデバ

6

イスとしては CPLD/FPGA を使っているので、実際のピン番号 は配線のしやすさなどを考慮して適当に決めてください。

なお、ATAのデータバスはプルアップ抵抗を実装していないので、非アクセス時はホスト側が信号をドライブするようにしています。

• RESET, INTRO, DMA信号

リスト 1(章末) に設計したシーケンサの VHDL ソースを示します。

INTRQ は正論理の割り込み信号なので、反転して INTA#に 出力します。また RESET 端子は PCI バスの RST# をそのまま 出力したので、PCI バスリセット時にハードウェアリセットがか かります。ソフトウェアでは制御できません。

なお、今回のATAインターフェースはPIO 転送専用なので、DMARQやDMACK#は使用しません。出力信号であるDMACK#は常時"H"レベルを出力し、入力信号であるDMARQは入力ピンだけ定義し、内部では使用していません。

● 各 ATA レジスタのアクセス

ATA レジスタのうち、データレジスタは 16 ビット、それ以外はすべて8 ビットレジスタです。しかし PCI バスは 32 ビット幅なので、32 ビット幅で一度にアクセスが発生するかもしれません。

PCIバスの規格では、禁止されている領域やサイズでアクセスがあった場合、ターゲットアボートなどでイニシエータ側にエラーを通知させるしくみが用意されています。しかし、ここでは特にエラーは発生させずに、アドレスバスに出力されているアドレスに該当するレジスタがアクセスされたものとみなして、アクセス先のレジスタとアクセスサイズを決め打ちして処理をします。もっとも、これが通用するのはPCIバスではI/O空間に限られます。

たとえば、今回のATAインターフェースの設計では、もしDataレジスタに32ビットサイズでアクセスがあっても、Dataレジスタのサイズは16ビットなので、Dataレジスタにのみアクセスがあったものとみなして下位16ビットを取り出して処理します。同様にCylinder Lowレジスタに16/32ビットサイズでアクセスがあっても、Cylinder Lowレジスタのサイズは8ビットなので、Cylinder Lowレジスタに下位8ビットを取り出して処理します。さらに同様にSector CountレジスタやDevice/Headレジスタに16ビットサイズでアクセスがあっても、これらのレジスタのサイズは8ビットなので、ビット23~16の8ビットだけを取り出して処理します。

• アクセスタイミング制御

各 ATA レジスタのアクセスには、各 PIO 転送モードにより 規定のある制御タイミングを満足するように、ウェイトカウン タを用意してアクセス速度を確保します。**図1**と表3を参照し てください。ATA の制御で注目が必要なタイミングは、アドレ スセットアップと DIOR#/DIOW# の最小パルス幅、そしてサイ クルタイムです。

〔図3〕ATA インターフェースの回路図

		+ 5	V	IDEコネクタ
CPLD FPGA デバイス	RESET# DDD7 DDD8 DDD6 DDD9 DDD5 DDD10 DDD4 DDD11 DDD3 DDD12 DDD2 DDD13 DDD14 DDD0 DDD15 DDMARQ 82\Omega_W DDIOR# DIORDY DDMACK# DINTRQ DDA1 DDA0 DDA2 DCS0# DCS1#	- M 33Ω - M 33Ω	1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 33 34 35 36 37 37 37 37 37 37 37 37 37 37 37 37 37	RESET# GND DD7 DD8 DD6 DD9 DD5 DD10 DD4 DD11 DD3 DD12 DD2 DD13 DD14 DD0 DD15 GND (KEIPIN) DMARQ GND DIOW# GND DIOW# GND IORDY CSEL DMACK# GND INTRQ N.C. DA1 N.C. DA1 N.C. DA0 DA2 CS0#
	DCS0# DCS1#		37 38	CS0# CS1#
	+ 5V		40	DASP# GND

たとえば一般的な SRAM では、アドレスセットアップタイム といった場合にはリード/ライトクロックの立ち上がりの何 ns 前までに値が確定していなければならない、というパラメータです。しかし、図1を見るとわかるように、ATA の場合のアドレスセットアップタイムは、DIOR#/DIOW# の立ち下りまでの確定時間と規定されています。ただし、データセットアップタイムは DIOR#/DIOW# の立ち上りまでの時間で規定されています。

また、サイクルタイムも重要です。セットアップタイムとリード/ライトクロックの最小パルス幅、そして場合によってはホールドタイムを合計して全体のアクセス時間となりますが、連続してアクセスする場合は、アクセスとアクセスの間にウェイトが必要なものがあります。これをサイクルタイムとして、直前のアクセス開始時点から次のアクセス開始までの最小時間で規定されています(しかし、モードoで600nsというのは……遅い!).

さらによく見ると、モードoから2までは8ビットレジスタに 対するアクセスと、16ビットデータレジスタに対するアクセス とで、若干タイミングが異なるところがあります。とくにモード 2のDIOR#/DIOW#の最小パルス幅は3倍近い差になっていま

す. とはいえ、細かく対応すると制御がたいへんなので、ここ は涙をのんで遅いほうに合わせることにします.

以上のタイミングを、今回のシーケンサ(基準クロック 3ons) で制御する場合の各クロック数を**表7**に示します。最小パルス幅が7onsという場合、あと1ons短ければ2クロックで済んだのに……などと考えてしまいますが、規定時間を満足させるために3クロックとしています。

• サイクルタイムの考慮

表**7**中のサイクルタイムウェイト数や*PCIwait* というパラメータは何でしょうか。

今回参考にしたシーケンサの基本動作波形を図4に示します. このPCIターゲットシーケンサは、PCIバス側のタイミングを制御するPCIターゲットシーケンサと、ローカルバス側のタイミングを制御するローカルバスシーケンサに分かれていて、それぞれPCIバスクロックに同期して動いています。そしてPCIターゲットシーケンサからローカル側のスタート信号が出力されると、1クロック遅れてローカルバスシーケンサが動き始め、ローカルバス側での制御が終わった信号が出力されると、1クロック遅れてPCIターゲットシーケンサがそれを認識します。このように、制御方法としては非常に簡単で理解しやすいシーケンサなのですが、片方の処理が終わるまで反対側が待つという、パイプライン制御されていないシーケンサのため、全体の処理が終わるまでに時間がかかります。

よって、実際にローカルバス、つまり ATA レジスタへのアクセスの前に3クロック程度、後に3クロック程度の時間がかかります。このため ATA レジスタへ連続してアクセスするという場合、直前のアクセスの後に6クロック以上の間が空きます。表中のPCIwait=6というのは、そのクロック数です。

よって、モード1から3まではアドレスセットアップと最小クロック幅の合計クロック数より、サイクルタイムのクロック数が大きいにもかかわらず、サイクルタイムを確保するためのウェイトを入れなくても、自動的に(?)PCIバス側のウェイトが加算されることになるので、サイクルタイムを確保するためのウェイトが不要になりました。

モード4の場合は、最小パルス幅が70ns なので3クロックにしなければならず、セットアップの1クロックと合わせて4クロックになり、結局のところATAレジスタのアクセス制御だけで120nsの時間がかかるので、PCIバス側のウェイトがなくてもサ

イクルタイムを満たすことができます.

● サイクルタイムウェイトの挿入方法

結局,モード0ではサイクルタイムを満たすために1クロックのウェイトが必要になります.

さて、サイクルタイムウェイトはどのように入れればよいのでしょうか。サイクルタイムとは連続してアクセスされた場合に間を空けるためのもの……ですから、もっとも簡単にウェイトを挿入するには、すべてのアクセスにウェイトを加算するという方法があります。たしかにこれで連続アクセスの場合、サイクルタイムを保証することができますが、アクセスとアクセスの間にCPUが別の処理をする場合でも、それぞれのアクセスにサイクルタイムを保証するためのウェイトが入ってしまうので、パフォーマンスが上がりません。

そこで、直前のアクセス完了からサイクルタイムウェイトをカウントアップまたはカウントダウンし、次にアクセスが発生した場合、規定の値まで達していなかったら CPU 側をウェイト状態にして、必要なウェイト時間を確保してから実際に次のアクセスを開始するという方法があります。これにより、連続してアクセスが発生した場合でもサイクルタイムが保証され、またアクセスとアクセスの間に CPU が別の処理をする場合にはその間にサイクルタイム分の時間が経過し、次にアクセスするときはウェイトが挿入されずにアクセスを行うことが可能になります。

● 各タイミング制御

今回のシーケンサでは、アドレスセットアップウェイトと DIOR#/DIOW# 最小パルス幅ウェイトの二つのウェイト規定変数 (SETUP_Count/WIDTH_Count)と、一つのウェイトカウンタ (WAIT_Count)を使ってタイミングを制御しています.

ライトデータのセットアップは DIOW# の立ち上がりまでの時間で規定されています. これは DIOR#/DIOW# の最小パルス幅よりも十分に短いので、DIOW# をアサートするタイミングで ATA のデータバスに出力しています.

リードに関しては最速のモード4でも20nsのセットアップ時間が確保されているので、PCIデバイスとして使えるCPLD/FPGAであれば十分満足できる時間です。シーケンサ内ではDIOR#を立ち上げるときに読み込んでいます。

• ホールドタイムなど

セットアップタイムだけでなく、ホールドタイムの検証も必要です.

〔表 7〕各 PIO 転送モードとシーケンサ内のクロック数

モード	アドレス セットアップタイム		データ セットアップタイム		DIOR#/DIOW# パルス幅		サイクルタイム		サイクルタイムウェイト数	
45.5	- r	時間	クロック数 a	時間	クロック数	時間	クロック数 b	時間	クロック数 c	c - (a + b + PCIwait) ただし、 $PCIwait = 6$
O)	70	3	60	2	290	10	600	20	20 - (3 + 10 + 6) = 1
1	l	50	2	45	2	290	10	383	13	$13 - (2 + 10 + 6) = -5 \rightarrow 0$
2	2	30	1	30	1	290	10	330	13	$13 - (1 + 10 + 6) = -4 \rightarrow 0$
3	}	30	1	30	1	80	3	180	6	$6 - (1 + 3 + 6) = -4 \rightarrow 0$
4	1	25	1	20	1	70	3	120	4	$4 - (1 + 3 + 6) = -6 \rightarrow 0$

6

アドレスホールドタイムについては、DIOW#を" H "レベルに戻した次のステートで CSn# を" H" レベルに戻しているので、最長のモード o(20ns)でも大丈夫です。

書き込み時のデータホールドタイムに関しては、 ATAのデータバスに出力した値は、そのまま次の アクセスが発生するまで保持させているので、モ ード o の 3ons でも十分すぎるほどです。

読み出しのときのデータバスの3ステート遅延 時間はすべてのモードで3onsです。DIOR#を "H"レベルに戻した次のステートでデータバスの 方向を出力に切り替えているので大丈夫です。

● IORDY によるウェイト制御

IORDYによるデバイス側からのウェイト要求は、すべてのモードでDIOR#/DIOW#の立ち下がりから35nsと規定されています。今回のシーケンサでは、DIOR#/DIOW#の立ち上げのタイミングでIORDY信号をサンプリングしています。ここでウェイトが要求されていればクロックをアサートしたまま、次のタイミング(30ns後)まで待ちます。よって30ns単位でアクセス時間を加算していきます。

• PIO 転送モードレジスタとダミーレジスタ

PIO 転送モードレジスタは PCI コンフィグレーションレジスタ空間に実装しています。ビット $2 \sim 0$ に実装しているので、 $40h \approx 8/16/32$ ビットのいずれのサイズでもアクセスできます。

また、400nsウェイト用のダミーレジスタは、ATAレジスタの制御とは別のステートを用意し、このステートの前後およびPCI側のウェイトを考慮して6クロックのウェイトをカウントしています。

5

ATA 制御プログラムの作成

• SH-4 システムへの移植

ATA/ATAPIの制御プログラムは、参考文献 2)の ATA/ATAPI制御プログラムを移植しました。ATA/ATAPIデバイスの初期化方法や、実際の HDD や CD-ROM のアクセス制御方法の詳細はそちらを参照してください。


ここでは、参考文献 2) の第 5 章の ATA 制御プログラムを、本 PCI デバイスの ATA インターフェースの仕様に合うように物理層部分を合わせこみます。具体的には、

- (1) PCI デバイスの検索とリソースの取得
- (2) 割り込み処理の初期化
- (3) 転送モード設定の実行 となります.

● ATA インターフェースデバイスの検索

通常の PCI デバイスのドライバと同様に、ベンダ ID とデバイ

〔図 4〕PCI ターゲットシーケンサの基本動作波形



スIDを指定してPCIデバイスを検索し、割り当てられたI/OアドレスとIRQ番号を取得します。もし同じPCIデバイスが複数存在しても、最初に発見したデバイスのみを使うので、インデックスは0でかまいません。

参考文献 2)のサンプルプログラムでは参考文献 1)の PCI デバッグライブラリを使用していますが、そこは第 3 章で作成した SH-4用 PCI BIOS を呼び出すように書き替えます.

● 割り込み処理の初期化

移植したプログラムでは、プライマリ IDE の割り込みとして IRQ14 を、セカンダリ IDE の割り込みとして IRQ15 を決め打ち で使っていましたが、その部分を取得した IRQ 番号に置きかえます。ただし、IRQ 番号と呼んでいますが、PC/AT 互換機の IRQ とは異なり、SH-4システム上での割り込み認識番号として使用しています。

● 転送モードの実行


ソース中のコメントアウト (実際には関数の頭での return 文)を削除して、実際に PIO 転送モードの設定変更を、ホスト側 およびドライブ側両方で実行します。

• 動作確認

写真1に実際にATAデバイスを制御したときのPCIバスとATAのバスの動作波形を示します。

写真 $\mathbf{1}(\mathbf{a})$ は PIO 転送モード $\mathbf{0}$ のときに Data レジスタへ書き 込み動作をしたときの波形です。 CSo# がアサートされてから $\mathbf{3}$ クロック後に DIOW# がアサートされていることがわかります。

〔写真1〕実際の動作波形



(a) PIO 転送モード 0 Data レジスタライト

また DIOW# のアサート期間は 10 クロックになっています.


写真 1(b)は、モード 4 で Status レジスタを読み出したときの 波形です。Status レジスタのアドレスが出力され、CSo# のアサートから 1 クロックで DIOR# がアサートされ、アサート期間は 3 クロックになっています。

まとめ

● パフォーマンス向上のための工夫

今回はもっとも簡単なATAインターフェースを実現するということで、PIO 転送モードのみに対応したATAを設計しました。ATAレジスタ制御タイミングでも説明したように、今回のシーケンサではローカルバスシーケンサの前後に、PCIターゲットシーケンサの処理時間があるため、全体としてのアクセス時間が非常に長くなっています。このためパフォーマンス的には非常に悪いATAインターフェースとなっています。

これを改善するには、シーケンサ全体の最適化/チューニングが必要です。たとえば、ローカルバスシーケンサの起動信号をもっと速い段階で出力したり、シーケンサ間のフラグが1クロック送れて認識されるのを考慮した投機的な出力/制御方法を採用するなどです。



(b) PIO 転送モード 4 Status レジスタリード

● バスマスタ対応の DMA 転送

さらに大幅なパフォーマンスの向上をめざすには、ATA側をマルチワード DMA 転送に対応させ、PCI側をバスマスタ対応にすることです。マルチワード DMA 転送では最高でもモード2の16.6M バイト/秒なので、PIO 転送のモード4と変わらない……という意見もありそうですが、PIO 転送はデータ転送そのものを CPU で行うので、CPU の使用効率が良くありません。シングルタスクではあまり違わないでしょうが、マルチタスクで使おうとすると、データ転送を DMA 転送で行うほうが、システム全体のパフォーマンスがずっと向上します。

もちろん, さらに Ultra DMA 転送を使うという奥の手がありますが、Ultra DMA 転送ではクロックの立ち上がりと立ち下りの両方のエッジを使うので、設計の難易度はさらに上がります。

今回の記事を参考に、より高速なATAインターフェースを 実現するのは、あなたです。

参考文献

- 1) 『PCI デバイス設計入門』, TECH I Vol.3, CQ 出版(株)
- 2) 『ATA (IDE) / ATAPI の徹底研究』,TECH I Vol.10,CQ 出版 (株)

やまたけ・いちろう 来栖川電工有限会社

〔リスト1〕ATA インターフェースの VHDL ソース(一部)

6

[リスト 1] ATA インターフェースの VHDL ソース $(\cdot$ 部) (つづき)

```
DD HiZ <= '0';
                       -- ATA データバス出力方向
       CS0n
              <= '1':
              <= '1';
       CS1n
             <= '1';
       DTOWn
             <= '1'
       DTORn
       DA
             <= (others => '0');
       -- ATA レジスタアクセスウェイトクリア
       ATA Count := '0';
SETUP Count := (others => '0');
       WIDTH Count := (others => '0');
       WAIT Count := (others => '0');
   elsif (PCICLK'event and PCICLK = '1') then
   -- PCI INTA#割り込み出力
   if (INTRQ = '1') then -- ATA割り込み入力
INTA HiZ <= '0'; -- 割り込み出力
       INTA HiZ <= '1'; -- 割り込み非出力
   end if;
-- ******** ローカルパスシーケンサ ステートマシン ******** --
      LOCAL CURRENT STATE := LOCAL NEXT STATE :
       case LOCAL CURRENT STATE is
   when LOCAL IDLE => -- ローカルバスシーケンサ スタート指示待ち
           if (LOCAL Bus Start = '1' ) then -- ローカルバスシーケンサ スタート!
               if (Hit Config = '1') then -- コンフィグレーションサイクルヒット
                   LOCAL NEXT STATE := LOCAL CFG ACCESS; -- コンフィグレーションステートへ
               if (Hit Io = '1') then
                                        -- I/Oサイクルヒット
                    if (PCI Address(4) = '1') then
                                                -- 400nsウェイト用 I/O アクセス
                        WAIT Count := (others => '0');
                        LOCAL NEXT STATE := LOCAL 400n WAIT;
                    else -- ATAレジスタアクセス
                        if (ATA Count = '1') then
                                                 -- ATA サイクルタイムウェイト完了
                            if (PCI Address(3) = '0') then -- ATA コマンドブロックレジスタ空間(0h~7h)
                                CSOn <= '0':
                                                        -- ATA コントロールブロックレジスタ空間(8h~Fh)
                            else
                                CS1n <= '0';
                            end if;
                                <= PCI Address(2 downto 0);
                            DA
                            if (PCI BusCommand(0) = '0' ) then
                                                               -- リードサイクル
                                DD HiZ <= '1'; -- ATA(IDE)データバスドライブ解放
                            end if:
                            case PIO Mode is -- PIO転送モード別パラメータ設定
                            when "000" => -- モード0
                                SETUP Count := "11";
                                                     -- アドレスセットアップウェイト 3クロック
                                WIDTH Count := "1010"; -- クロック幅ウェイト 10 クロック
                            when "001" => -- E- 1 1
                                SETUP Count := "10"; -- アドレスセットアップウェイト 2クロック
WIDTH Count := "1010"; -- クロック幅ウェイト 10 クロック
                            when "010" => -- €- 1°2
                                                    -- アドレスセットアップウェイト 1クロック
                                SETUP Count := "01";
                                WIDTH Count := "1010"; -- クロック幅ウェイト 10 クロック
                            WIDTH Count := "0011"; -- クロック幅ウェイト 3 クロック
                            end case:
                            WAIT Count := "0001";
                                                -- ウェイトカウンタクリア(次のステート遷移分で1ウェイトカウント)
                            LOCAL NEXT STATE := LOCAL SETUP WAIT;
                        else -- ATAサイクルウェイトが経過するまでアイドルに待機
                            LOCAL NEXT STATE := LOCAL IDLE;
                    end if;
               end if;
           else -- ローカルバスシーケンサ スタートフラグがまだならこのステートにとどまる
               LOCAL NEXT STATE := LOCAL IDLE;
           end if:
                                                     ~以下省略~
```

-エピローグ

まだ足りない! まだまだこれから!

今後の展開と基板人手方法

井倉将実

• 今後の展開

以上で、グラフィックス出力とキーボード/マウス、そして HDD や CD-ROM ドライブがつながるパソコンを実現できました。しかし機能的には、まだまだ足りないのが現状です。

今回の特集で解説を掲載できなかったインターフェースとしては、 PC カード/CF カードコントローラ、光ディジタル IN/OUT 対応 PCM サウンドカードなどがあります。

また、ATA インターフェースの2チャネル化やシリアルやバラレルポートなど、これまで設計してきた各種インターフェースを1枚にまとめ、ATX 形状の基板を起こす計画があります。特集原稿執筆段階では、まだスケジュールが決まっていませんでしたが、本号が発売される頃には、何らかのアナウンスを行えると思います。下記 URL を参照ください。

■ URL: http://www.kurusugawa-ele.co.jp/

• 基板の入手方法

今回の特集で設計/製作した各種基板,また開発ツールなどの入手方法について説明します.

▶プロセッサボード

プロセッサボードは、BIANCA(ビアンカ)という愛称を付けて呼んでいます。特集執筆時点では、試作基板および量産試作基板が完成した段階で、問題なく動作している状況です。本号が発売される頃にはプロセッサボードの量産版も完成し、ドキュメントなどの準備をしている頃だと思われます。出荷開始状況など最新情報は、次のURLを参照してください。

■ 発売元:来栖川電工(有)

■ 品名: SH-4 搭載 PCI/PICMG 対応 CPU カード

■ 型名: KEI-BIANCA/SH4

■ URL: http://www.kurusugawa-ele.co.jp/product/

system/bianca/

▶グラフィックスボード

今回は、XILINX Spartan-II 搭載 PCI 開発キットのオプションとして、ビデオ用 D-A コンバータを搭載した KEI-EVSP2/VIDEO を使いました。KEI-EVSP2/VIDEO は、すでに販売中の PCI 試作評価用ポードおよびオプションのキットです。

■ 発売元:来栖川電工(有)

■ 品名:XILINX Spartan- II 搭載 PCI 開発キット/ビデオ出力オプション付き

■ 型名: KEI-EVSP2/VIDEO

■ URL: http://www.kurusugawa-ele.co.jp/product/

pci/evsp2/

▶ ATA インターフェース

特集執筆時点では基板化は行っていません. ビデオカードのところでも紹介した KEI-EVSP2/150を使い, 拡張ピンヘッダの部分を手配線で試作しています.

KEI-EVSP2/150 は、すでに販売中の PCI 試作評価用ボードです.

■ 発売元:来栖川電工(有)

■ 品名: XILINX Spartan- II 搭載 PCI 開発キット

■ 型名:KEI-EVSP2

■ URL: http://www.kurusugawa-ele.co.jp/product/

pci/evsp2/

▶ PS/2 キーボード&マウスインターフェース

PCI バス接続部分は、上記 ATA インターフェースと兼用で設計しました。キーボードやマウスのデータを変換するマイコンには、市販されている M16C カードマイコン OAKS16-BoardKit (オークス電子)を使いました。

■ 発売元:オークス電子(株)

■ 品名:OAKS16 シリーズ ■ 型名:OAKS16-BoardKit

■ URL: http://www.oaks-ele.com/oaks16/

index_oaks16.htm

■ M16C 関連 URL: http://www.infomicom.mesc.co.

jp/M16C/mctopj.htm

▶ PCI バックプレーン

これらのPCIボードをまとめて一つのシステムとするためには、PCIバックプレーンが必要です。今回は市販PCIバックプレーンの一つであるPCM-PCMo5(インタフェース)を使いました。

■ 発売元:(株)インタフェース

■ 品名: PCIバス5スロットバックプレーン

■ 型名: PCM-PCM05

■ URL: http://www.interface.co.jp/catalog/

prdc.asp?name=pcm-pcm05

▶ SH-4 用開発ツール

SH-4上で動作するプログラムの開発やデバッグは、PARTNER-J (京都マイクロコンピュータ)および exeGCC(同)を使いました. JTAG デバッガとしてはかなり高速で、SH-4用 JTAG デバッガの中では安価に購入できる、コストパフォーマンスの良いデバッガおよびコンパイラだと思います.

■ 発売元:京都マイクロコンピュータ(株)

■ 品名: SH-4 用 JTAG デバッガ PARTNER-J

■ 型名: PARTNER-J Model10/SH4

■ URL: http://www.kyoto-microcomputer.co.jp/j/

jsh4.htm

▶ FPGA 設計開発ツール

今回のシステムでは、プロセッサボード、グラフィックスボード、ATAインターフェースボードなど、FPGAとしてすべて Spartan-II (ザイリンクス)を搭載しています。無料版 WebPACK ISE には論理合成エンジンも含まれているので、VHDLソースの入力から論理合成、配置配線、ダウンロード/デバイスプログラミングまで、FPGA設計開発ツールは、Spartan-II 対応の設計開発ツール・つで十分です。本特集で設計した VHDLソースも、すべて無料版の WebPACK ISEで論理合成/配置配線が可能です。

なお, ツールのダウンロードにはユーザー登録が必要です.

■ 発売元:ザイリンクス(株)

■ URL: http://www.xilinx.co.jp/webpack/index.htm

第5回



続・C言語をコンパイルする際 に指定するオプション

岸 哲夫

C 言語をコンパイルする際に指定するオプションの説明を続ける. 今回は.

- ●ハードウェアモデルとコンフィグレーションオプション、補足として、クロスコンパイル環境について
- ●コード生成規約に対するオプション
- 実行に影響を与える環境変数
- ●プログラムにプロトタイプを追加する protoize について

などの事柄について、説明と検証を行う.

(筆者)

クロスコンパイル環境について

「クロスコンパイル」というのは、簡単にいえば、ターゲットマシンで実行可能なバイナリをホストマシンで作ることです。

GCCがターゲットマシンにできる環境については、前回説明 したとおりです。

たとえば、日立の SH-4 用のバイナリを作成するには、それ専用のライブラリをリンクしなければなりません。「ターゲット機種とコンパイラバージョンの指定の際に-b sh4と指定したときと、指定しないときでリンクするライブラリを変えたり、実行するプリプロセッサ、狭義のコンパイラ、アセンブラ、リンカを変えることが可能です。ただし、通常は間違いを避けるために、クロスコンパイル用 GCC は別の名称にして別のディレクトリに置くのが普通です。

例として、日立の SH-4 用クロスコンパイル開発環境を構築してみましょう。

まず binutil, GCC, newlib をダウンロードします.

GCC はバージョン 2 の最終版である GCC-2.95.3.tar.gz をhttp://gcc.gnu.org/からダウンロードします.

binutil は最新版の binutils-2.13.tar.gz を, http://www.dnsbalance.ring.gr.jp/からダウンロードします.

newlib は最新版の newlib-1.10.0.tar.gz を http://sources.redhat.com/newlib/からダウンロードします.

binutil はアセンブラ・リンカその他のツール類を含んでいます. newlib は標準 C ライブラリです. RedHat の Web ページにありますが, ほかのディストリビューションでも問題ありません. まずは binutils の作成です.

- \$ tar zxvf binutils-2.13.tar.gz
- \$ cd binutils-2.13
- \$./configure --target=sh-hitachi-coff

--prefix=/usr/local

\$ make

\$ make install

以上でbinutils が作成されました。エラーが起きる場合は環境をチェックしてください。

次に GCC の作成です. newlib のヘッダを使うので, 両方とも解凍します.

- \$ tar zxvf gcc-2.95.3.tar.gz
- \$ tar zxvf newlib-1.10.0.tar.gz
- \$ cd gcc-2.95.3
- \$ mkdir work
- \$ cd work
- \$../configure --target=sh-hitachi-coff
 - --prefix=/usr/local --with-newlib
 - --with-headers=/newlib-1.10.0/

newlib/libc/include

- \$ make LANGUAGES="c"
- \$ make install LANGUAGES="c"

これでクロスコンパイル用 GCC が作成されました。エラーが起きた場合、やはり環境をチェックしてください。

次に newlib の作成です.

- \$ cd newlib-1.10.0
- \$ mkdir work
- \$ cd work
- \$../configure --target=sh-hitachi-coff

--prefix=/usr/local

- \$ make
- \$ make install

これでクロスコンパイル環境が作成されました.

main()
{

printf("hello world!!\fomation");

1

このように単純な"hello world"をtestsh.cとして保存します.

\$ sh-hitachi-coff-gcc testsh.c

このようにすると a.out が作成されます。これは SHの coff

[リスト1] SH用にコンパイルしたもの(testsh.s)

```
.file
        .data
gcc2 compiled.:
 gnu compiled c:
        .text
        .align 2
LCO:
        .ascii "hello world!!\12\0"
        .align 2
        .global main
main:
        mov.1
               r8.@-r15
               r14.@-r15
       mov.1
               pr,@-r15
        sts.1
               r15,r14
       mov
        mov.l
               L3,r8
        jsr
        пор
        mov
                r15,r1
        mov.1 L4,r2
               r2,r4
        mov.1
               L5.r8
        jsr
                @r8
        nop
T.2:
        mov
               r14.r15
        lds.1 @r15+,pr
mov.1 @r15+.r14
        mov.1 @r15+.r8
        rts
        nop
L6:
        .align 2
L3:
        .long __ main
L4:
        .long
               LCO
        .long
               printf
```

環境で動作します.

では、アセンブラコードで比較してみましょう(y**スト1**, y**スト2**).

- \$ cp testsh.c test.c
- \$ sh-hitachi-coff-gcc -S testsh.c
- \$ gcc -S test.c

このように、testsh.sのコードはインテルアーキテクチャとは異質のものです.

クロスコンパイル環境を構築すれば、Sigmarion や Linux ザウルス SL-A300 のためのバイナリを作成することも可能です.

〔リスト 2〕通常のGCCによるコンパイル(test.s)

```
.file "test.c"
                  "01.01"
        .version
gcc2 compiled.:
               .section
                               .rodata
.LCO:
       .string "hello world!!Yn"
.text
       .align 4
.globl main
       .type
               main @function
main:
       pushl
              %ebp
               %esp, %ebp
       movl
       subl
               $8, %esp
               $12, %esp
       subl
              $.LCO
       push1
       call
               printf
       add1
               $16, %esp
       1eave
       ret
.Lfe1:
        .size
                main,.Lfel-main
        .ident "GCC: (GNU) 2.96 20000731
                             (Red Hat Linux 7.3 2.96-110)"
```

(リスト3) デフォルトでコンパイルしたアセンブラソース(test31.s)

```
.file "test31.c"
                        "01.01"
                                                                    .Lfel:
       .version
gcc2 compiled.:
                                                                                    main,.Lfel-main
.section
               .rodata
                                                                            .align 4
.LCO:
                                                                   .globl test1
       .string "%d\n"
                                                                                   test1,@function
                                                                           .type
.text
                                                                   test1:
       .align 4
                                                                            pushl %ebp
.globl main
                                                                           movl %esp.%ebp
                                                                           mov1 $100,%eax
       .type
                main.@function
main:
                                                                           jmp .L3
                                                                            .p2align 4,,7
       pushl %ebp
       mov1 %esp, %ebp
                                                                   .T.3:
       subl $8.%esp
                                                                           movl %ebp.%esp
       add1 $-8.%esp
                                                                           popl %ebp
       call test1
                                                                            ret
       mov1 %eax, %eax
                                                                   .Lfe2:
       pushl %eax
                                                                            .size
                                                                                    test1,.Lfe2-test1
       push1 $.LC0
                                                                           .align 4
       call printf
                                                                   .glob1 test2
       addl $16,%esp
                                                                                    test2,@function
                                                                           .type
       add1 $-8,%esp
                                                                   test2:
       call test2
                                                                           pushl %ebp
        mov1 %eax, %eax
                                                                            mov1 %esp,%ebp
       push1 %eax
                                                                            mov1 $200,%eax
       push1 $.LCO
                                                                            jmp .L4
        call printf
                                                                            .p2align 4,,7
       add1 $16,%esp
                                                                   .L4:
       xorl %eax,%eax
                                                                           mov1 %ebp,%esp
       jmp .L2
                                                                           popl %ebp
        .p2align 4,,7
                                                                            ret
.L2:
                                                                   .Lfe3:
       movl %ebp,%esp
                                                                                     test2..Lfe3-test2
                                                                            .size
       popl %ebp
                                                                            .ident "GCC: (GNU) 2.95.3 20010315 (release)"
```

ちなみに、Sigmarion は CPU に SH-4、SL-A300 は XScale をそれぞれ使用しているので、コンフィグレーションを適切にセットすれば問題なく動作するでしょう.

クロスコンパイルの詳細については、GCCのインストールの 回で詳しく説明します。

コート生成規約に対するオブション

以下のオプションは、インターフェース規約を制御するものです. これはコード生成処理において使われます.

なお、ほとんどのオプションには、肯定形式と否定形式の両方があります.-fhogeの否定形式は-fno-hogeとなります.

-fexceptions

C++ の例外処理を有効にします。詳しくは C++ の回で説明します。通常,例外処理を必要としない C言語では,デフォルトでこのオプションは無効となります。ただし,C++ で書かれた例外処理とリンクしている場合は,このオプションを有効にする必要があります (リスト3~リスト5).

このように-fexceptions オプションを付けると、すべての 関数に対してフレーム解放のための情報が生成されます。ライ ブラリ関数である printf も例外ではありません。

• -fpcc-struct-return

すべてのstruct型やunion型の値を、レジスタに入れるのではなくメモリ上に置いて返します.

「リスト4〕 -fexceptions オプションを付けてコンパイルしたアセンブラソース(test32.s)

.file "test32.c"	.L3:	.4byte .LCFI1LCFI0
.version "01.01"	movl %ebp,%esp	.byte 0xd
gcc2 compiled.:	popl %ebp	.byte 0x5
section .rodata	ret	.byte 0x4
LCO:	.LFE2:	.4byte .LCFI3LCFI1
.string "%d¥n"	.Lfe2:	.byte 0x2e
.text	.size test1,.Lfe2-test1	.byte 0x10
.align 4	.align 4	.byte 0x4
globl main	.globl test2	.4byte .LCFI4LCFI3
.type main,@function	.type test2,@function	.byte 0x2e
nain:	test2:	.byte 0x0
LFB1:	.LFB3:	.byte 0x4
push1 %ebp	pushl %ebp	.4byte .LCFI5LCFI4
LCFIO:	.LCFI8:	.byte 0x2e
movl %esp,%ebp	movl %esp,%ebp	.byte 0x10
LCFI1:	.LCFI9:	.align 4
subl \$8,%esp	mov1 \$200,%eax	.LEFDE1:
LCFI2:	jmp .L4	.set .LLFDE1,.LEFDE1LSFDE1
addl \$-8,%esp	.p2align 4,,7	.4byte .LLFDE3
call test1	.pzarigh 4,,/	.LSFDE3:
mov1 %eax.%eax	movl %ebp,%esp	.4byte .LSFDE3- FRAME BEGIN
pushl %eax	pop1 %ebp	.4byte .LFB2
push1 \$.LC0	ret	.4byte .LFE2LFB2
LCFI3:	.LFE3:	.byte 0x4
call printf	.Lfe3:	.4byte .LCFI6LFB2
addl \$16,%esp	.size test2,.Lfe3-test2	.byte 0xe
addl \$-8,%esp		.byte 0x8
LCFI4:	.section .eh frame,"aw",@progbits	.byte 0x85
call test2	_ FRAME BEGIN :	.byte 0x2
movl %eax,%eax	.4byte .LLCIE1	.byte 0x4
push1 %eax	.LSCIE1:	.4byte .LCFI7LCFI6
push1 \$.LC0	.4byte 0x0	.byte 0xd
LCFI5:	.byte 0x1	.byte 0x5
call printf	.byte 0x0	.align 4
addl \$16,%esp	.byte 0x1	.LEFDE3:
xorl %eax, %eax	.byte 0x7c	.set .LLFDE3,.LEFDE3LSFDE3
jmp .L2	.byte 0x8	.4byte .LLFDE5
.p2align 4,,7	.byte 0xc	.LSFDE5:
L2:	.byte 0x4	.4byte .LSFDE5- FRAME BEGIN
movl %ebp,%esp	.byte 0x4	.4byte .LFB3
popl %ebp	.byte 0x88	.4byte .LFE3LFB3
ret	.byte 0x1	.byte 0x4
LFE1:	.align 4	.4byte .LCFI8LFB3
Lfel:	.LECIE1:	.byte Oxe
.size mainLfel-main	.set .LLCIE1,.LECIE1LSCIE1	.byte 0x8
.align 4	.4byte .LLFDE1	.byte 0x85
.glob1 test1	.LSFDE1:	.byte 0x2
-	.4byte .LSFDE1- FRAME BEGIN	.byte 0x2
.type test1,@function		· ·
	.4byte .LFB1	.4byte .LCFI9LCFI8
LFB2:	.4byte .LFE1LFB1	.byte 0xd
push1 %ebp	.byte 0x4	.byte 0x5
LCFI6:	.4byte .LCFIOLFB1	.align 4
movl %esp,%ebp	.byte 0xe	.LEFDE5:
LCFI7:	.byte 0x8	.set .LLFDE5,.LEFDE5LSFDE5
movl \$100,%eax	.byte 0x85	.ident "GCC: (GNU) 2.95.3
jmp .L3	.byte 0x2	20010315 (release
.p2align 4,,7	.byte 0x4	

(リスト5) Cソース(test31.c)

```
#include <stdio.h>
#include <string.h>
#include <stdlib.h>
int main(int argc, char* argv[])
{
    printf("%dYn",test1());
    printf("%dYn",test2());
    return 0;
}
test1()
{
    return 100;
}
test2()
{
    return 200;
}
```

メモリ効率に問題がありますが、このコードの利点は、GCC によってコンパイルされたファイルと、他のコンパイラでコンパイルされたファイルの間で相互に呼び出しが可能になるという点です。構造体をメモリ上に置いて返すための正確な規約は、ターゲットのコンフィグレーションマクロに依存します(リスト6~リスト8).

このように test33.s(Jスト6)では関数 test1 から戻る際にレジスタ ebp にセットして戻りますが、test34.s(Jスト7)では $struct\ tm$ のサイズである 4 バイトのアドレスを戻しています.

もっとも、実際にこのような手法を使用するかどうか疑問です。可読性/可搬性を高めるためには使用しないほうが良いと思います。

• -freg-struct-return

struct型とunion型の値をレジスタに入れて戻す規約を使います。サイズの小さい構造体に関しては、こちらのほうが-fpcc-struct-returnよりも効率的です。-fpcc-struct-

return とその否定である-freg-struct-return のどちらも 指定しないと、GCC はこの二つの規約のうちターゲットにとっ て標準であるものをデフォルトとして使用します.

-fshort-enums

enum型に対して必要となるだけのバイト数を割り当てます. 宣言のなかで示された値の最大値が int で収まる場合, その enum型は int と等しくなります.

実際には PC/AT 互換機の規格で int が 32 ビットである現在 は、この指定をしても意味を成しません。 enum型が int である と規定されているので、それ以下の大きさにはならないのです。

enum型にintの範囲を超える値を指定した場合, enum型が 8バイト長になることは可能です。その場合, プログラム中で enum型をint型であると規定してしまうとバグの元になるので 注意してください。

· -fshort-double

本来は double 型のサイズは float 型より大きいのですが、 このオプションを指定すると同一のサイズとなります(リスト 9)。 プログラムを実行してサイズを表示すると、以下のようになります。

```
$ gcc -fshort-double test35.c
$ ./a.out
doubleのサイズは4です
floatのサイズは4です
$ gcc test35.c
$ ./a.out
doubleのサイズは8です
floatのサイズは4です
```

(リスト6) -fno-pcc-struct-returnオプションでコンパイルしたアセンブラソース(test33.s)

```
file
                "test33.c"
                                                                              pushl %eax
                         "01.01"
                                                                              push1 $.LCO
        .version
gcc2 compiled.:
                                                                              call printf
                                                                              addl $16,%esp
.section
                .rodata
                                                                              xorl %eax,%eax
.LCO:
        .string "%dYn"
                                                                              jmp .L2
.text
                                                                              .p2align 4,,7
                                                                      .L2:
        .align 4
.globl main
                                                                              movl %ebp,%esp
                 main,@function
        .type
                                                                              popl %ebp
main:
                                                                              ret
                                                                      .Lfe1:
        pushl %ebp
        mov1 %esp,%ebp
                                                                              .size
                                                                                       main.,Lfel-main
        sub1 $24,%esp
                                                                              .align 4
        mov1 $60,-4(%ebp)
                                                                      .glob1 test1
        add1 $-12.%esp
                                                                                       test1 @function
                                                                              .type
        mov1 -4(%ebp),%eax
                                                                     test1:
        pushl %eax
                                                                              pushl %ebp
                                                                              mov1 %esp,%ebp
        call test1
        addl $16,%esp
                                                                              mov1 8(%ebp),%edx
        movl %eax.%eax
                                                                              movl %edx.%eax
        mov1 %eax, -8(%ebp)
                                                                              jmp .L3
        add1 $-8,%esp
                                                                              .p2align 4,,7
        mov1 -4(%ebp),%eax
                                                                      .L3:
        push1 %eax
                                                                              mov1 %ebp,%esp
        push1 $.LCO
                                                                              popl %ebp
        call printf
        add1 $16.%esp
                                                                      .Lfe2:
        add1 $-8,%esp
                                                                                       test1,.Lfe2-test1
                                                                              .size
                                                                                      "GCC: (GNU) 2.95.3 20010315 (release)"
        mov1 -8(%ebp),%eax
```

(リスト7) -fpcc-struct-return オプションを付けてコンパイルしたアセンブラソース(test34.s)

```
push1 $.LCO
        .file
               "test34.c"
        .version
                         "01.01"
                                                                              call printf
gcc2 compiled.:
                                                                              addl $16,%esp
.section
                .rodata
                                                                              xorl %eax, %eax
                                                                              jmp .L2
.LCO:
        .string "%d\n"
                                                                              .p2align 4,,7
.text
                                                                     .L2:
        .align 4
                                                                             mov1 %ebp.%esp
.globl main
                                                                             pop1 %ebp
                 main @function
        .type
                                                                              ret
                                                                     .Lfe1:
main:
        pushl %ebp
                                                                              .size
                                                                                      main..Lfel-main
        movl %esp,%ebp
                                                                              .align 4
                                                                     .globl test1
        sub1 $24,%esp
        movl $60,-4(%ebp)
                                                                                       test1.@function
                                                                             .type
        leal -8(%ebp),%eax
                                                                     test1:
        addl $-8,%esp
                                                                             pushl %ebp
        mov1 -4(%ebp),%edx
                                                                             mov1 %esp, %ebp
                                                                             mov1 8(%ebp),%eax
        pushl %edx
        pushl %eax
                                                                             mov1 12(%ebp),%edx
        call test1
                                                                             mov1 %edx,(%eax)
        addl $12,%esp
                                                                             jmp .L3
        add1 $-8,%esp
                                                                     .L3:
        mov1 -4(%ebp),%eax
                                                                             mov1 %eax, %eax
        pushl %eax
                                                                             movl %ebp,%esp
        push1 $.LC0
                                                                             popl %ebp
        call printf
                                                                              ret $4
        addl $16,%esp
                                                                     .Lfe2:
        add1 $-8,%esp
                                                                              .size
                                                                                       test1..Lfe2-test1
                                                                              .ident "GCC: (GNU) 2.95.3 20010315 (release)"
        movl -8(%ebp),%eax
        pushl %eax
```

(リスト8) Cソース(test33.c)

```
#include <stdio.h>
#include <string.h>
#include <stdlib.h>
struct tm
 int tm sec;
struct tm test1(struct tm hoge);
int main(int argc, char* argv[])
    struct tm testtm;
    struct tm testtml;
    testtm.tm sec =60;
    testtm1 = test1(testtm);
    printf("%dYn",testtm.tm sec);
    printf("%dYn",testtm1.tm sec);
    return 0:
struct tm test1(struct tm hoge)
    return hoge:
```

-fshared-data

このオプションを指定してコンパイルした範囲では、データおよび const 指定されていない変数は、プライベートデータではなく共有データとするよう要求します。

一見使いやすいように思えますが、バグを誘発する危険度が大きいと思います。このような場合、スレッドを利用してmutexでデータを管理する方法を選択したほうが安全です。通常のGNU/Linuxではこのような共有データの使い方はできません。

• -fno-common

初期化済みでないグローバル変数をオブジェクトファイル中の bss セクションに割り当てます.

二つの異なるコンパイル単位の中で extern を使わずに同っ の変数が宣言されていると、リンクする際にエラーが発生する

[リスト9] サイズを表示するCソース(test35.c)

```
#include <stdio.h>
#include <string.h>
#include <stdlib.h>
int main(int argc, char* argv[])
{
    double d wk;
    float f wk;
    printf("doubleのサイズは%dですYn".sizeof(d_wk));
    printf("floatのサイズは%dですYn".sizeof(f wk));
    return 0;
}
```

〔リスト 10〕 グローバル変数が重複している Cソース(test36.c)

```
#include <stdio.h>
void test1();
void test2();
int ix;
int main(int argc, char* argv[])
{
   test1();
   test2();
   return 0;
}
void test1()
{
   printf("test1\fmathbf{Y}n");
}
```

ようになるという効果があります(リスト10)。

• -fno-ident

このオプションは#ident 指示子を無視します.

#ident 指示子は機種によって有効に使用することが可能ですが、汎用的ではない話なので省略します.

• -fno-gnu-linker

GNU以外のリンカを使う場合に指定しますが、C++の場合はコンストラクタやデコンストラクタのリンクができなくなる恐れがあります。そのような場合には、collect2というソフトウェアを使用します

-finhibit-size-directive

一般的なプログラムのコンパイルには関係のない話ですが、このオプションはアセンブラの.size指示子を出力しません。関数が途中で分割されて主記憶上にロードされると問題を引き起こすことになるものは分割しません。

このオプションは、特殊なプログラムソース crtstuff.cをコンパイルする際に使われます. これ以外では使用しません.

-fverbose-asm

生成されるアセンブラコードをより読みやすくするために、そのアセンブラコードの中に余分なコメント情報を追加します。このオプションはコンパイラ自身をデバッグする際にしか役に立ちません。デフォルトは-fno-verbose-asmです。

fvolatile

ポインタを経由したメモリ参照は、すべて volatile 指定されたものとみなします.

volatile 宣言されていない自動変数は、破壊される可能性があります。また最適化などで意図しないアドレスを参照するコードにされてしまった場合、それがハードウェアの入出力に関わるとき困ったことになります。

そのような状況を防止するために、このオプションが役立ちます。ただし、volatile 指定すべきものは意図的にしたほうが、可読性も可搬性も高まると思います。

-fvolatile-global

あらゆるデータ項目に対するメモリ参照はすべて暗黙に volatile 指定されたものとします。しかし static データ項 目を volatile 指定されたものとはみなしません。

これもやはり明示的に volatile 指定すべきだと思います.

-fvolatile-static

static データに対するメモリ参照は、すべて暗黙に volatile 指定されたものとします.

-fpic

ターゲットマシンにおいてサポートされていれば、共用ライブ

〔リスト 11〕 グローバル変数が重複している Cソース (test37.c)

```
#include <stdio.h>
int ix;
void test2()
{
    printf("test2\formalfont");
}
```

ラリにおいて使用するのに適した position-independent c コードを生成します.

このコードは、すべての固定アドレスにグローバルオフセット テーブルを通じてアクセスします。つまり再配置可能なコード になります。プログラムが起動するときに、ダイナミックローダ がグローバルオフセットテーブルのエントリを解決します。

一般的には、ELF実行ファイルを作成する際に使用されるテクニックです

• -fPIC

上の-fpic を指定してもマシンによってはグローバルオフセットテーブルの上限サイズが決められています.

その場合、このオプションを指定すれば回避可能です。

-ffixed-reg

reg で指定される名前のレジスタを, 生成されたコード中で 自動的に割り当てません(リスト12~リスト14).

この例では以下のようなコンパイルを行いました。

\$ gcc -S -ffixed-si -ffixed-di -ffixed-ax

-ffixed-bx test38.c

このようなオプションをつけた場合, si, di, ax, bx の各レジスタに値を割り当てません.

ソース中のインラインアセンブラでは bx を明示的に使っているので、bx はその命令文だけで使用されています.

リスト14では、

mov1 \$10.%ebx

mov1 \$20,%esi

mov1 \$30,%edi

のように値が割り当てられていますが、**リスト13**では、

mov1 \$10.-4(%ebp)

mov1 \$20,-8(%ebp)

mov1 \$30,-12(%ebp)

のようにメモリ上に割り当てられているのがわかります.

用途としては、インラインアセンブラ中であるレジスタを独立させて使用したいときなどがあります.

-fcall-used-reg

reg で指定される名前のレジスタを、関数呼び出しで内容が破壊されてもよいレジスタとして取り扱います.

このオプションを指定してコンパイルされた関数は、指定したレジスタの待避、復元を行いません。固定的な役割をもつレジスタを指定してこのフラグを使うと、正常に動作しない恐れがあります。

-fcall-saved-reg

reg で指定される名前のレジスタを, 関数呼び出しにより内容が破壊される前に退避し, 呼び出し後に復元されるレジスタとして取り扱います.

やはり固定的な役割をもつレジスタを指定してこのフラグを 使うと正常に動作しない恐れがあります。

(リスト12) -ffixed-reg 検証用 Cソース(test38.c)

```
#include <stdio.h>
int main(int argc, char* argv[])
    register
    register
                    b:
    register
                    с:
    register
                    d:
    register
    register
                    f:
    register
    a = 10;

b = 20:
   b
            30:
            40;
            50;
            60;
    g
    printf("test%d,%d,%d,%d,%d,%d,%dYn",a,b,c,d,e,f,g);
    asm ("mov %ebx,$1000 ");
    return 0;
```

(リスト 13) -ffixed-reg オプションでコンパイルしたもの (test38.s)

```
#include <stdio.h>
int main(int argc, char* argv[])
    register
    register
                    b:
    register
                    c:
    register
                    d:
    register
                    e:
    register
                    f:
    register
                    g;
       -
           20;
       _
            40:
            50:
            60;
            70;
    g
    printf("test%d,%d,%d,%d,%d,%d,%dYn",a,b,c,d,e,f,g);
    asm ("mov %ebx,$1000 ");
    return 0:
```

(リスト 14) オプションなしでコンパイルしたもの(オプションなし test38.s)

```
.file
                "test38.c"
                                                                             push1 %eax
                        "01.01"
                                                                             mov1 -8(%ebp),%eax
        .version
gcc2 compiled.:
                                                                             push1 %eax
.section
                .rodata
                                                                             mov1 -4(%ebp),%eax
.LCO:
                                                                             pushl %eax
        .string "test%d,%d,%d,%d,%d,%d,%dYn"
                                                                             pushl %edi
                                                                             pushl %esi
.text
        .align 4
                                                                             push1 %ebx
.globl main
                                                                             push1 $.LC0
                main,@function
                                                                             call printf
       .type
main:
                                                                             add1 $32,%esp
                                                                     #APP
        pushl %ebp
                                                                             mov %ebx,$1000
        mov1 %esp, %ebp
                                                                     #NO APP
        subl $28,%esp
        pushl %edi
                                                                             xorl %eax.%eax
        pushl %esi
                                                                             jmp .L2
        pushl %ebx
                                                                     .L2:
        mov1 $10,%ebx
                                                                             leal -40(%ebp),%esp
        movl $20,%esi
                                                                             pop1 %ebx
        movl $30,%edi
                                                                             popl %esi
        mov1 $40,-4(%ebp)
                                                                             popl %edi
        mov1 $50,-8(%ebp)
                                                                             mov1 %ebp,%esp
        movl $60,-12(%ebp)
                                                                             popl %ebp
        movl $70,-16(%ebp)
                                                                             ret
        movl -16(%ebp), %eax
                                                                     .Lfe1:
        pushl %eax
                                                                                      main,.Lfel-main
        mov1 -12(%ebp),%eax
                                                                             .ident "GCC: (GNU) 2.95.3 20010315 (release)"
```

• -fpack-struct

すべての構造体メンバの間を空けることなく詰めます。この オプションを使うと、生成されるコードは最適なものではなく なります。

そして、構造体メンバのオフセットはライブラリ関数の呼び 出しフォーマットと一致しなくなります(リスト 15 ~ リスト 17, 次頁).

詰めてコンパイルしたものは、構造体の並びが以下のものに対し、

```
struct tm_wk
{
  int tm_sec;
  int tm_min;
  int tm_hour;
  char x;
```

```
int tm_mday;
int tm_mon;
int tm_year;
double y;
};
メモリ配置が,
mov1 $10,-36(%ebp)
mov1 $20,-32(%ebp)
mov1 $30,-28(%ebp)
mov1 $30,-28(%ebp)
mov1 $40,-23(%ebp)
mov1 $40,-23(%ebp)
mov1 $60,-15(%ebp)
mov1 $50,-19(%ebp)
mov1 $60,-15(%ebp)
```

(リスト 15) -fpack-struct 検証用 Cソース(test39.c)

```
#include <time.h>
                                                                       wk.tm min =
#include <sys/time.h>
#include <stdio.h>
                                                                       wk.tm hour =
                                                                                       30:
                                                                       wk.x = 'a';
struct tm wk
                                                                       wk.tm mday = 40;
                       /* Seconds. [0-60] (1 leap second) */
/* Minutes. [0-59] */
                                                                       wk.tm mon = 50;
 int tm sec:
                                                                       wk.tm year =
 int tm min:
                                                                                       60:
                       /* Hours. [0-23] */
                                                                       wk.y = 0;
outwk = test(wk);
 int tm hour:
 char x:
 int tm mday:
                       /* Day.
                       /* Day. [1-31] */
/* Month. [0-11] */
                                                                       return 0:
 int tm mon:
                        /* Year - 1900. */
 int tm year;
                                                                   struct tm wk
                                                                                   test(struct tm wk intm)
 double y;
                                                                                       wk;
                                                                       struct tm wk
                                                                       wk.tm sec =
struct tm wk test(struct tm wk intm);
                                                                                       50:
                                                                       return wk;
int main(int argc, char* argv[])
    struct tm wk
                   wk:
   struct tm wk
```

〔リスト 16〕構造体メンバの間を詰めてコンパイルしたもの(test39_pack.s)

```
file
               "test39.c"
                                                                                                   pushl %edi
        .version
                        "01.01"
                                                     mov1 $8,%ecx
                                                                                                   pushl %esi
gcc2 compiled.:
                                                                                                   mov1 8(%ebp), %eax
                                                     rep
                                                     movsl
                                                                                                   mov1 $50,-36(%ebp)
                                                                                                   movl %eax,%edi
        .align 4
                                                     movsb
.globl main
                                                                                                   leal -36(%ebp),%esi
                                                     pushl %eax
                                                      call test
                main,@function
                                                                                                   cld
       .type
                                                     add1 $44,%esp
                                                                                                   movl $8.%ecx
        push1 %ebp
                                                     xorl %eax.%eax
                                                                                                   rep
        mov1 %esp,%ebp
                                                     jmp .L2
                                                                                                   movsl
        sub1 $80,%esp
                                                     .p2align 4,.7
                                                                                                   movsb
                                             .L2:
        pushl %edi
pushl %esi
                                                                                                   jmp .L3
                                                     leal -88(%ebp),%esp
                                                                                           .L3:
        mov1 $10.-36(%ebn)
                                                     popl %esi
                                                                                                   movl %eax.%eax
                                                                                                   leal -56(%ebp),%esp
        mov1 $20,-32(%ebp)
                                                     popl %edi
        mov1 $30,-28(%ebp)
                                                                                                   popl %esi
                                                     movl %ebp.%esp
        movb $97,-24(%ebp)
                                                                                                   popl %edi
                                                     popl %ebp
        mov1 $40,-23(%ebp)
                                                                                                   movl %ebp,%esp
                                                     ret
                                                                                                   popl %ebp
        mov1 $50,-19(%ebp)
                                             .Lfel:
        mov1 $60,-15(%ebp)
                                                     .size
                                                              main,.Lfel-main
                                                                                                   ret $4
                                                     .align 4
        movl $0,-11(%ebp)
        mov1 $0,-7(%ebp)
                                             .globl test
                                                                                                   .size
                                                                                                            test,.Lfe2-test
                                                                                                   .ident "GCC: (GNU) 2.95.3
        lea1 -72(%ebp),%eax
                                                     .type
                                                              test,@function
        addl $-8,%esp
                                                                                                                  20010315 (release)"
        add1 $-36,%esp
                                                     pushl %ebp
        movl %esp,%edi
                                                     mov1 %esp, %ebp
        leal -36(%ebp),%esi
                                                     sub1 $48,%esp
```

(リスト 17) 通常のコンパイルをしたもの(test39_unpack.s)

```
.file "test39.c"
                                                                                                 pushl %esi
        .version
                       "01.01"
                                                    mov1 $9.%ecx
                                                                                                 mov1 8(%ebp).%eax
                                                                                                 mov1 $50,-36(%ebp)
gcc2 compiled .:
                                                    rep
                                                                                                 movl %eax.%edi
.text
                                                    movsl
        .align 4
                                                    pushl %eax
                                                                                                 leal -36(%ebp),%esi
.globl main
                                                    call test
                                                                                                 cld
                                                    add1 $44.%esp
       .type main,@function
                                                                                                 movl $9,%ecx
                                                    xorl %eax,%eax
                                                                                                 rep
                                                    jmp .L2
       pushl %ebp
                                                                                                 movsl
       mov1 %esp, %ebp
                                                    .p2align 4,,7
                                                                                                 jmp .L3
       sub1 $80,%esp
                                            .L2:
                                                                                         .L3:
       pushl %edi
                                                    1eal -88(%ebp),%esp
                                                                                                 movl %eax, %eax
       pushl %esi
                                                    popl %esi
                                                                                                 leal -56(%ebp),%esp
        mov1 $10,-36(%ebp)
                                                    popl %edi
                                                                                                 popl %esi
       mov1 $20,-32(%ebp)
                                                    movl %ebp,%esp
                                                                                                 popl %edi
       mov1 $30,-28(%ebp)
                                                    popl %ebp
                                                                                                 mov1 %ebp,%esp
       movb $97,-24(%ebp)
                                                    ret
                                                                                                 popl %ebp
       mov1 $40,-20(%ebp)
                                            .I.fel:
                                                                                                 ret $4
       mov1 $50,-16(%ebp)
                                                                                         .Lfe2:
                                                     .size
                                                            main..Lfel-main
       movl $60,-12(%ebp)
                                                     .align 4
                                                                                                 .size
                                                                                                          test,.Lfe2-test
       mov1 $0,-8(%ebp)
                                                                                                 .ident "GCC: (GNU) 2.95.3
                                            .globl test
       mov1 $0,-4(%ebp)
                                                                                                                20010315 (release)"
                                                             test.@function
                                                    .type
       lea1 -72(%ebp),%eax
                                            test:
       add1 $-8,%esp
                                                    pushl %ebp
        addl $-36,%esp
                                                    movl %esp,%ebp
                                                    sub1 $48,%esp
        movl %esp,%edi
        leal -36(%ebp),%esi
```

```
mov1 $20,-32(%ebp)
mov1 $30,-28(%ebp)
movb $97,-24(%ebp)
mov1 $40,-20(%ebp)
mov1 $50,-16(%ebp)
mov1 $60,-12(%ebp)
のように、4バイト境界で領域が取られます。
```

-fcheck-memory-usage

このオプションは個々のメモリアクセスをチェックするための 追加のコードを生成します. Checker という不正なメモリアク セスを検出するツールがあり、このオプションで作成されたコ

(リスト 18) -fcheck-memory-usage 検証用 Cソース(test40.c)

```
test()
{
    char a;
    a='a';
}
```

ードはそのツールに対応しています.

なお,このオプションを指定すると,メモリチェックが有効となっている関数の中では,asmキーワードや__asm__キーワードは使えません.

Checker を使用しなければ関係ないオプションです. リスト 18~リスト 20 を参照するとわかりますが、生成されたコード中では chkr_check_addr および chkr_set_right への呼び出しを行っています.

• -fprefix-function-name

このオプションは、関数名に対して生成されるシンボルに接頭語を付加します。GCCは、呼び出される関数だけでなく、定義された関数の名前にも接頭語を付加します。このオプションは上のオプションと対にして使用します。

• -finstrument-functions

このオプションは、関数の入口と出口にプロファイル用の呼び出しを生成します。

〔リスト 19〕メモリアクセスをチェックするための追加のコードを付加してコンパイルしたもの(test40a.s)

```
pushl %eax
        file
                "test40.c"
                                                                                                     add1 $-4,%esp
        .version
                         "01 01"
                                                      call chkr set right
                                                                                                     push1 $3
gcc2 compiled.:
                                                      addl $16,%esp
                                                                                                     pushl $4
                                                                                                     pushl %eax
.glob1 chkr set right
                                                      call chkr set right
.globl chkr check addr
                                                      addl $16.%esp
                                                                                                     call chkr set right
                                                                                                     addl $16.%esp
.text
                                                      leal 12(%ebp), %ebx
        align 4
                                                      addl $-4,%esp
                                                                                                     pushl $4
.globl main
                                                      pushl $3
                                                                                                    movl %esp,%eax
                                                                                                     add1 $-4,%esp
                 main.@function
                                                      movl %esp.%eax
        .type
                                                      addl $-4,%esp
                                                                                                    push1 $3
main:
        pushl %ebp
                                                      pushl $3
                                                                                                     pushl $4
        movl %esp.%ebp
                                                      pushl $4
                                                                                                     pushl %eax
        sub1 $20,%esp
                                                      pushl %eax
                                                                                                     call chkr set right
        pushl %ebx
                                                      call chkr set right
                                                                                                     addl $16,%esp
        addl $-4,%esp
                                                      addl $16.%esp
                                                                                                     push1 %ebx
        pushl $3
                                                      pushl $4
                                                                                                     movl %esp,%eax
        movl %esp,%eax
                                                      movl %esp,%eax
                                                                                                     addl $-4,%esp
        addl $-4,%esp
                                                      addl $-4,%esp
                                                                                                     push1 $3
                                                      pushl $3
                                                                                                     push1 $4
        pushl $3
        pushl $4
                                                      pushl $4
                                                                                                     push1 %eax
        pushl %eax
                                                      pushl %eax
                                                                                                     call chkr set right
        call chkr set right
                                                      call chkr set right
                                                                                                     add1 $16,%esp
        add1 $16.%esp
                                                      addl $16.%esp
                                                                                                     call chkr check addr
        pushl $4
                                                      pushl %ebx
                                                                                                     addl $16.%esp
        movl %esp, %eax
                                                      movl %esp, %eax
                                                                                                    mov1 $30.-4(%ebp)
        addl $-4,%esp
                                                      addl $-4.%esp
                                                                                                     imp .L2
        pushl $3
                                                      pushl $3
                                                                                                     .p2align 4,,7
        push1 $4
                                                      pushl $4
                                                                                             .L2:
        pushl %eax
                                                      pushl %eax
                                                                                                    mov1 -24(%ebp),%ebx
        call chkr set right
                                                      call chkr set right
                                                                                                    movl %ebp,%esp
        addl $16,%esp
                                                      addl $16,%esp
                                                                                                    popl %ebp
        leal 8(%ebp),%eax
                                                      call chkr set right
                                                                                                     ret
        pushl %eax
                                                      addl $16,%esp
                                                      leal -4(%ebp),%ebx
                                                                                                              main,.Lfel-main
        mov1 %esp,%eax
                                                                                                     .size
        addl $-4,%esp
                                                      addl $-4,%esp
                                                                                                     .ident "GCC: (GNU) 2.95.3
        pushl $3
                                                      push1 $2
                                                                                                                   20010315 (release)"
        pushl $4
                                                      movl %esp,%eax
```

(リスト 20) 通常のコンパイルをしたもの(test40.s)

```
file
                "test40.c"
                                                                              sub1 $24,%esp
        .version
                         "01.01"
                                                                              movb $97,-1(%ebp)
gcc2 compiled.:
                                                                      . L.2 :
.text
                                                                              mov1 %ebp,%esp
        .align 4
                                                                              pop1 %ebp
.globl test
                                                                              ret
                                                                      .Lfe1:
        .type
                 test,@function
                                                                                        test..Lfel-test
        pushl %ebp
                                                                               .ident "GCC: (GNU) 2.95.3 20010315 (release)"
        movl %esp.%ebp
```

関数の中に入った直後と関数から出る直前に、次の名称のプロファイル用の関数が呼び出されます。引き数は、対象の関数のアドレスとその呼び出し簡所です。

プロトタイプは次のようになります.

(void *this_fn, void *cal1_site); 前出のソース test40.c(リスト 18) でこのオプションを付け て生成されたコードは、リスト 21 のとおりです。

-fstack-check

スタックの境界を超えないようにチェックするコードを生成します.マルチスレッド環境ではこのフラグを指定すべきです.

シングルスレッド環境下では、ほとんどすべてのシステムに おいてスタックオーバフローは自動的に検出されるので、この オプションを指定する意味はありません。

- -fargument-alias
- -fargument-noalias
- -fargument-noalias-global
 このオプションをユーザーが自分で使う必要はありません。

このオプションは仮引き数間, および仮引き数とグローバル データの間の可能な関連付けを指定します.

-fargument-alias は、引き数(仮引き数)がお互いに別名になっている可能性があること、それにグローバルデータの別

(リスト 21) プロファイル用の呼び出しを付加したアセンブラソース(test41.s)

```
.file
                "test41.c"
                         "01.01"
        .version
gcc2 compiled.:
.glob1
        cyg profile func enter
.globl
         cyg profile func exit
.text
        .align 4
.glob1 test
                 test,@function
        .type
test:
        pushl %ebp
        mov1 %esp, %ebp
        sub1 $24, %esp
        add1 $-8.%esp
        mov1 4(%ebp),%eax
        pushl %eax
        push1 $test
        call . cyg_profile func enter
        addl $16,%esp
        movb $97,-1(%ebp)
.L2:
        add1 $-8,%esp
        mov1 4(%ebp),%eax
        push1 %eax
        push1 $test
        call
             cyg profile func exit
        add1 $16,%esp
        mov1 %eax.%eax
        mov1 %ebp,%esp
        popl %ebp
        ret
.Lfe1:
                 test..Lfe1-test
        .size
                "GCC: (GNU) 2.95.3 20010315 (release)"
        .ident
```

名になっている可能性があることを指定します。

-fargument-noalias は、引き数はお互いに別名になっていることはないのですが、グローバルデータの別名になっている可能性があることを指定します。

-fargument-noaliase-global は、引き数はお互いに別名になっていないし、グローバルデータの別名にもなっていないことを指定します。

-fleading-underscore

このオプションとその否定のオプションである-fno-leading-underscore は、オブジェクトファイルの中で C のシンボルが表現される方法を強制的に変更します。占いアセンブリコードとのリンクをサポートします。

このオプションの指定が何をもたらすかを理解した上で使用 しないと大きな混乱を招きますので、注意して使ってください。

なお、すべてのターゲットにおいて完全にサポートされている わけではありません.

前出のソース test40.c(yスト 18) でこのオプションを付けて生成されたコードは、yスト 22 のとおりです。

このように先頭に (アンダースコア)が付いています.

GCCのオプションの説明はこれで終わります。次に、環境変数について説明と検証を行います。

実行に影響を与える環境変数

ここでは、GCCの実行時に影響を及ぼす環境変数について記します。

ファイルを探索する際に利用されるディレクトリ,または接頭語を指定することによって作用を及ぼします。また、環境変数はコンパイル環境の他の側面を指定するためにも使われます。探索される場所については、-B、-I、-Lのようなオプションを使うことによっても指定可能であることに注意してください(第4回で説明した「ディレクトリ探索のためのオプション」を参照).

[リスト 22] Cのシンボルが表現される方法を強制的に変更したアセンブラソース(test42.s)

```
.file
                "test42.c"
                         "01.01"
        .version
gcc2 compiled .:
.text
         align 4
.globl
        test
                 _test,@function
        .type
 test:
        pushl %ebp
        mov1 %esp, %ebp
        subl $24,%esp
        movb $97.-1(%ebp)
.L2:
        mov1 %ebp.%esp
        popl %ebp
        ret
.Lfe1:
                   test,.Lfe1- test
                 "GCC: (GNU) 2.95.3 20010315 (release)"
```

もちろん、コマンドラインオプションによる指定は、環境変数による指定よりも優先されます。一方、環境変数による指定は、GCCのコンフィグレーションにおける指定よりも優先されます。

- LANG
- LC CTYPE
- LC MESSAGES
- LC ALL

以上の環境変数は、異なる国の慣習をサポートできるように GCCがローカライズ情報を使う方法をコントロールします。

GCC は、configure によってそのようにするように構成されている場合には、ロケールカテゴリ LC_CTYPE、LC_MESSAGESを調べます。これらのロケールカテゴリには、インストール環境によりサポートされている任意の値をセットすることができます。

日本語の EUC 漢字コードを使う環境ならば、LANG は ja_ JP.eucJP と、シフト JIS ならば ja_JP.SJIS となっています.

環境変数 LC_CTYPE は、文字分類を指定します。

環境変数 $LC_{MESSAGES}$ は、診断メッセージにおいて使用する言語を指定します.

環境変数 LC_ALL がセットされると、その値によって LC_CTYPE や LC_MESSAGES の元の設定は無効にされます。環境変数 LC_ALL がセットされていない場合は、LC_CTYPE と LC_MESSAGES のデフォルトの値は環境変数 LANG の値となります。

これらの変数がいずれもセットされていない場合、GCCのデフォルトは英語環境となります。

環境変数だけ設定しても診断メッセージが日本語で出力されるわけではありません。それなりの環境構築が必要となります.

なお「Linuxにおける日本語ロケールに関する指針」という文書があります。どのような機能を提供すべきかの指針や、どのように実装すべきかの指針を提言しています。

●「Linux における日本語ロケールに関する指針」の Web ページ http://www.linux.or.jp/JF/JFdocs/

Japanese-Locale-Policy/index.html

TMPDIR

・時ファイルを作成するのに使われるディレクトリを指定する際に使用します.

コンパイルの過程は、四つの段階に分けることができます。プリプロセス/コンパイル/アセンブル/リンクです。

GCCは、それぞれの段階の中間出力を保存するために・時ファイルを作成し、それが次の段階の入力として使われます。たとえば、コンパイルの出力はアセンブラソースです。オプション指定でアセンブラソースを意図的に作成しないかぎり、中間出力として・時ファイルに保存され、次の段階の入力として使われます。

• GCC_EXEC_PREFIX

GCC_EXEC_PREFIXがセットされていると、それはコンパイラにより実行される下位プログラムの名前の接頭語となります. GCC_EXEC_PREFIXのデフォルトの値はprefix/lib/gcclib/です.prefixは,configureスクリプトを実行したときのprefixの値です.クロスコンパイル環境を構築した際にprefixの値は変わりますが,通常は/usrです.もちろん-Bオプションで指定された別の接頭語があれば,そちらが優先されます.

デフォルトの/usr/lib/gcc-lib/の下にはスタートアップ ルーチンや共用ライブラリなどがあります.

通常はありえませんが、クロスコンパイル環境においてスタートアップルーチンがリンクエラーになった場合、この環境変数が正しいかチェックしましょう.

• COMPILER PATH

COMPILER_PATHの値は、PATHと同じくコロンで区切られたディレクトリのリストです。上で説明したGCC_EXEC_PREFIXを使ってcc1コマンドなどを見つけることができない場合、この環境変数で指定されたディレクトリを探索します。

• LIBRARY PATH

LIBRARY_PATHの値は、PATHと同じくコロンで区切られたディレクトリのリストです。GCCがconfigureによってネイティブコンパイラとして構成された場合、GCC実行時に、GCC_EXEC_PREFIXを使って特殊なリンカファイルを見つけることができないと、この環境変数で指定されたディレクトリを探索します

GCC 実行時のリンク処理では、-1 オプションで指定された通常のライブラリを探す際にも、このディレクトリが使われます.

もちろん,明示的にライブラリ探索用と宣言されたディレクトリである-Lオプションで指定されたものが最初に使われます.

- C INCLUDE PATH
- CPLUS INCLUDE PATH
- OBJC INCLUDE PATH

上の環境変数は特定の言語に関係するものです。個々の変数の値は、PATHと同じくコロンで区切られたディレクトリのリストです。GCC実行時にヘッダファイルを探す際には、まずオプション-Iで指定されたディレクトリが探索され、続いて上の環境変数のうち使用している言語に対応するものに設定されているディレクトリが探索されます。

標準のヘッダファイルディレクトリは、このあとに探索されます.

C_INCLUDE_PATH は C言語, CPLUS_INCLUDE_PATH は C++ 言語, OBJC_INCLUDE_PATH は OBJECTIVE C言語にそれぞれ対応します.

• DEPENDENCIES OUTPUT

この変数がセットされていると、その値はコンパイラにより 処理されるヘッダファイルに基づいて make 用の依存関係をど のように出力するかを指定します。この出力は、-Mオプション による出力とよく似ていますが、ここでは別ファイルに書き込 まれ、通常のコンパイル処理も行われます。

実際に指定してみましょう. 次に示すようになります.

```
$ export DEPENDENCIES_OUTPUT=$HOME/Out.dat
$ gcc -M test39.c
test39.o: test39.c /usr/include/time.h ¥
 /usr/include/features.h ¥
 /usr/include/sys/cdefs.h ¥
 /usr/include/gnu/stubs.h ¥
 /usr/lib/gcc-lib/i586-pc-linux/2.95.3/
                           include/stddef.hY
 /usr/include/bits/time.h ¥
 /usr/include/bits/types.h Y
 /usr/include/bits/pthreadtypes.h ¥
 /usr/include/bits/sched.h Y
 /usr/include/sys/time.h ¥
 /usr/include/sys/select.h ¥
 /usr/include/bits/select.h Y
 /usr/include/bits/sigset.h ¥
 /usr/include/stdio.h Y
 /usr/include/libio.h ¥
 /usr/include/_G_config.h ¥
 /usr/include/wchar.h ¥
 /usr/include/bits/wchar.h Y
 /usr/include/gconv.h ¥
 /usr/lib/gcc-lib/i586-pc-linux/
                   2.95.3/include/stdarg.hY
/usr/include/bits/stdio_lim.h
$ gcc test39.c
$ cat Out.dat
test39.o: test39.c
```

LANG

この環境変数は、GCCの実行時にロケール情報を渡すために使われます。この情報の用途の一つに文字セットの決定があります。C/C++において文字リテラル、文字列リテラル、コメントが解析される際に使われます。

GCC が構築時に configure によってマルチバイト文字を取り扱えるよう構成されている場合, LANG の値として以下のものが認識されます.

• C-JIS

JIS 文字を認識します.

- C-SJIS
- シフト JIS 文字を認識します.
- C-EUCJP

EUC 文字を認識します.

LANGが定義されていない場合や、値が不正な場合には、マルチバイト文字の認識と変換を行うために、デフォルトのロケールにより定義されている mblen と mbtowc を使うことになります.

プログラムにプロトタイプを追加するprotoizeについて、 またプロトタイプを削除するunprotoizeについて

ツールである protoize は、プログラムにプロトタイプを追加するために使用します。これにより、プログラムプロトタイプ官言や引き数の型の取り扱いに関して ANSI C方式に変換されます。一緒に提供されている unprotoize がこの逆のことを行います。こちらは、プロトタイプを見つけると、そこから引き数の型情報を取り除きます。

これらのプログラムを実行する際には、ソースファイルをコマンドライン引き数として指定しなければなりません。変換プログラムは、ソースファイルの中でどのような関数が定義されているかを調べるために、まずそれらをコンパイルすることから始めます。

その後に変換を行いますが、カレントディレクトリにあるソースファイルやヘッダファイルだけを変換します.

あるディレクトリの下のファイルを変換したい場合には、-d directory オプションでその追加のディレクトリを指定することが可能です.変換の対象外としたい特定のファイルを-x file オプションで指定することも可能です.

protoizeによる基本的な変換は、引き数の型を指定するために関数定義や関数宣言を書き直すことです。可変個数の引き数を取る関数定義や関数宣言については変換しません。

protoize は、ソース上で関数定義よりも前にある関数呼び出しから利用できるように、ソースファイルの先頭にプロトタイプ宣言を挿入するようにすることもできます.

また、宣言されていない関数が呼び出されているブロックの中に、ブロックスコープをもつプロトタイプ宣言を挿入することもできます.

unprotoizeによる基本的な変換では、ほとんどの関数宣言を書き直して引き数の型を取り除き、ANSI以前の旧方式の形式に関数定義を書き直します。

protoize や unprotoize からの出力は、元のソースファイルを置き換えます.元のファイルは、末尾が . save "で終わる名前に変えられます.末尾が . save "で終わる名前のファイルがすでに存在する場合は、ソースファイルは破棄されてしまいます.

以下に単純な変換の例を示します.

```
$ cat test42.c
test()
{
        char a;
        a='a';
}
$
protoize test42.c
protoize: compiling `test42.c'
```

[リスト 23] プロトタイプ宣言のないソース(実行前 test 43.c)

```
#include <stdio.h>
#include <pthread.h>
#include <sched.h>
typedef struct t mutex
                  flag;
   pthread mutex t mutex;
nutex;
main()
    int res:
    mutex info;
    res = thread mutex create(&info):
int thread mutex create( mutex *mutex info)
    int result;
    pthread mutex t buf;
    result = pthread mutex init(&(mutex info->mutex),0);
    if ( result == 0
       return 0:
   else
   {
       return -1;
   }
```

```
protoize: converting file `test42.c'
$ cat test42.c
test(void)
{
      char a;
      a='a';
}
```

ANSIの規約では、引き数がない場合には"void"をつけることになっています。関数の引き数を変換した例です。

リスト 23, リスト 24 の例は「プロトタイプ宣言」を挿入する例です。このように「プロトタイプ宣言」を挿入し、関数宣言の形式も変更してしまいます。ただし、現在の C の記法ではこういった方法をとらないように思えます。リスト 25 のように「プロトタイプ宣言」を挿入し、関数宣言もこのようにしたほうがわかりやすいように思えます。

もっとも、この件に関してはプログラマの好みの問題です. 通常は、protoizeを使わないで最初からプロトタイプ宣言を挿入してコーディングしたほうがメンテナンス性が高まると思います.

次回は GCC のインストールに関して、また GCC の拡張機能について、説明と検証を詳細に行う予定です。

〔リスト 24〕protoize で処理したソース(実行後 test43.c)

```
#include <stdio.h>
#include <pthread.h>
#include <sched.h>
typedef struct t mutex
                   flag;
   pthread mutex t mutex;
} mutex:
int thread mutex create ():
main(void)
    int res;
    mutex info:
    res =
          thread mutex create(&info);
int thread mutex create(mutex info)
    mutex *mutex info;
    int result;
    pthread mutex t buf;
    result = pthread mutex init(&(mutex info->mutex),0);
    if ( result == 0
       return 0;
   }
    else
       return -1:
```

[リスト 25] 筆者の考えで修正したソース(test43.c)

```
#include <stdio.h>
#include <pthread.h>
#include (sched.h)
typedef struct t_mutex
                   flag:
   pthread mutex t mutex;
} mutex;
int thread mutex create( mutex *mutex info);
main(void)
    int res;
    mutex info;
          thread mutex create(&info);
int thread mutex create( mutex *mutex info)
    int result:
    pthread mutex t buf;
    result = pthread mutex init(&(mutex info->mutex),0);
    if ( result == 0 )
       return 0:
   }
   else
   {
       return -1;
```

きし・てつお オフィス岸

TECH I Vol.14 (Interface10 月号增刊)

好評充元中 B5 判 280ページ CD-ROM 付き

規格の概要からカード/ホストコント ローラ/ドライバの設計/製作

PC カード/メモリカードの徹底研究

振替 00100-7-10665

COHHIGH 〒 170-8461 東京都豊島区巣鴨 1-14-2

坂売部 TEL.03-5395-2141

組み込みプログラミングノウハウ入門

第8回

アクティブオブジェクトモデリングのはなし


藤倉俊幸

はじめに

UML2.0 がいよいよ 2003 年にリリースされる。UMLの進化を **図1**にまとめる。UML2.0 の目玉は、MDA (Model-Driven Architecture)を OMG が公式に表明したことであると、来日した Bran Selic 氏が語っていた。Bran Selic 氏は組み込み用 CASEツールの Rose RealTime の基礎となった ROOM (RealTime Object-Oriented Modeling)法^{注1}の開発者で、UML2.0 策定に貢献している。MDAとは、モデルをソフト開発の中心を成す成果物と考えることである。この考え方のもとでは、ソースファイルはコンパイラが生成するオブジェクトファイルと同じような位置付けになる。設計は実装自身になり、設計の実態はモデルを作ることである。そして UML は、モデルを記述するための言語である。

● モデリングとはモデリングとはいうまでもなく「不必要な詳細を隠してより抽

〔図1〕 UML の進化



象的に」、「コンピュータの言葉でなくよりアプリケーションに近い言葉で「ソフトウェアを記述することである。われわれが現在「ソースコード」と呼んでいるものも、じつはアセンブラや機械語に変換されて実行される。この点を考えるといわゆる高級言語のソースコードも、レジスタなどの詳細を隠して、より人間に近い言葉でソフトウェアを記述したモデルである(図2)

MDA

MDAでは、いったん取り去った詳細を取捨選択し、再びモデルに付加してモデルを進化させている。具体的には、UMLの各種ダイヤグラムがプログラム化している(図3、図4). その結果、モデルがあればソースコードは不要になる。モデルを直接実行(executable UML: exUML)すること、モデルから実装を自動生成(code generation)することが可能になる。MDAとexUML、コード生成は厳密には別の概念であるが非常に近く、一体化しやすい。http://www.omg.org/には、これらの概念に関連するドキュメントがいくつかあるが、簡潔で明確でわかりやすいものはないようである。

実際にこれらのこと (MDA, exUML, コード生成)を実現するためには、それぞれのアプリケーション分野独自の要素を柔軟に取り入れていくしくみが必要になる。このしくみは、ステレオタイプやプロファイルとして、以前から UML 自身のアーキテクチャの中に組み込まれていた。

• リアルタイムプロファイル

UML2.0 では、組み込みリアルタイムシステム用に ROOM のすべてと SDLの一部などが UML に取り込まれた。ROOM という名前は、日本では組み込み用オブジェクト指向方法論としてよく使われるが、UML-RT が本当の名前である。UML-RT ^{注2}は、Rose RealTime で exUML を実現するために作成されたリアルタイムプロファイルである。この UML-RT で定義されていたモデル要素が UML 本体 (standard UML) に取り込まれることになる。


普通, **図5**を見ながらリアルタイムプロファイルというと,「UML Profile for Schedulability, Performance and Time」^{注3}のことを指す. しかし, UML-RT のようなツールベンダーが

注 1 : Selic, B., Gullekson, G., Ward, P., Real-Time Object-Oriented Modeling, John Wiley & Sons, New York, NY, 1994.


注2: http://www.rational.com/products/whitepapers/442.jspよりダウンロード可能.

注3: http://www.omg.org/cgi-bin/doc?ptc/2002-03-02よりダウンロード可能.


〔図 2〕ソフトウェアのモデリング



〔図3〕モデルのプログラム化(1)




〔図 4〕モデルのプログラム化(2)




自社製品を exUML に対応させるために作成したものも含めて リアルタイムプロファイルと呼んでいる場合もある(**図 6**). つ まり, この意味では Tau (Telelogic), Rhapsody (i-Logix), Bridgepoint (Project Technology) など, それぞれ独自のリアル タイムプロファイルを, モデルを実行可能とするためにもって いるといえる. **図7**の SDL プロファイルはこちらの意味である.

SDLの場合、UMLに取り込まれるのはその部分であり、残念ながらUMLをフロントエンドの分析言語として使用し、実装はSDLで行う形になる。この結果、オブジェクト指向では必須な繰り返し型の開発プロセスを取りにくいのではないかと思われる。SDLからUMLへリバースできない部分が存在するのがそ


〔図 5〕UMLプロファイル



〔図6〕リアルタイムプロファイルの主要な経緯



〔図9〕オブジェクトとスレッド



の理由である.


今回は, UML2.0 のアクティブオブジェクトモデリングに注目する. アクティブオブジェクトを使用すると, マルチスレッドを使用する組み込みリアルタイムシステムが作りやすくなる.




アクティブオブジェクトとは

太線で描いたオブジェクトがアクティブオブジェクトである、といわれて納得していては話が始まらない。これは単なる表記法である。セマンティクスも規定するのがUMLである。アクティブオブジェクトのセマンティクス定義は、UML1.4以前のUMLではプロセスまたはスレッドのことである。たとえば、UML1.3の22章には、アクティブオブジェクトについて制御アクティビティを開始できるプロセスまたはスレッドと明記してある。スレッドをオブジェクトととらえるなら、それはRTOSの内部データのTCB(タスクコントロールブロック)あたりではないだろうか。TCBにcreate()とかsleep()などのシステムコールをオペレーションとしてもたせれば、オブジェクトになる。しかし、そういうRTOS内部の話ではなく、UML1.3がいって

〔図7〕SDLとUMLの関係



〔図8〕アクティブオブジェクトの表現



(UML 1.4 with Action Semanticsより)

いるのは、アプリケーションレベルのタスクを太線の箱で表すということである.

図8は UML 1.4 with Action Semantics ^{注 4} からの引用である。この中の Factory Manager,Robot,Oven のインスタンスがアクティブオブジェクトであり,スレッドに対応するものとして解釈されている。アプリケーションレベルのタスクあるいはスレッドは,プログラム内を走っているいくつもの線(スレッド)ととらえるのが妥当で,オブジェクトのように表現するのは MDA の観点からは無理があるように思う。

オブジェクトとスレッドについて図9に示す.


スレッドを箱として表現する UML1.3 のアイデアは、コンカレント図 (あるいはタスク図) というダイヤグラムで、Real-time Studio (ARTiSAN) などで利用されている (**図 10**). コンカレント図は、UMLのコラボレーション図を拡張したものに対応する.スレッドを、太線オブジェクトではなくひし形の箱で表現する.Gomaa 氏の DARTS $^{\pm 5}$ で見慣れたタスク間通信路記号のほかに、グローバル変数やセマフォなどもアイコンで表現する.複数のタスク間のある瞬間の関係を表現することができるので、タスク分割を検討する際の手助けになる。しかし、スレッドとオブジェクトの関係を表現できないのでこのまま動かすことはで

注4: http://www.omg.org/cgi-bin/doc?ptc/2002-01-09 よりダウンロード可能. 図8 と同様の図は『UML リファレンスマニュアル』(翻訳あり:ピアソン・エデュケーション, 2002)にもある.

注5: H. Gomaa, Software Design Methods for Concurrent and Real-time Systems, Addison-Wesley, 1992, ISBN 0-201-52577-1.

組み込みプログラミングノウハウ入門。

〔図 10〕 コンカレント図の例



(http://www.ddj.com/documents/s=913/ddj9812g/9812g.htmより)


きない.スレッドとオブジェクトの関係とは、**図8**で Factory Manager アクティブオブジェクトの中に currentJob オブジェクトが入っているというような情報である.したがって、MDA を実現することは難しい.

UML1.4から、アクティブオブジェクトは、それ自身のスレッド制御をもっているオブジェクトという表現になった。しかし、これでも意味不明なので、UML2.0ではもう少し説明してある。生成すると仕様にしたがって動き出し、仕様を完了するか外部から止められるまで止まらない。これがそれ自身のスレッド制御をもつということである。タスクのメイン関数と同じである。図11に、UMLの抜粋とRose RealTime におけるアクティブオブジェクトの概念を示す。

Rose RealTime のアクティブオブジェクトは内部にスレッド制御の閉じたループをもっている(スレッドではなくスレッドの制御である)。そのスレッド制御はランタイムフレームワークからやってきてまたランタイムフレームワークに帰るだけで、**図9**のように(アクティブ)オブジェクト間を渡り歩くことはしない。このことで、それ自身のスレッド制御をもっているというセマンティクスの実装を実現している。RTOS環境下で、タスクの制御がRTOSからやってきてRTOSに帰るのと同一である。タスクのメイン関数にあたる部分はランタイムフレームワークの中にある。つまり、アプリケーション層とフレームワーク層に明確に分かれている。

このような実装であれば、アプリケーション層とは独立に つのメイン関数に対して複数のアクティブオブジェクトを対応 させるメカニズムを実現することができる。このようにしない と、アクティブオブジェクトモデリングではタスク数が増えすぎ てしまう。並列動作が前提のアクティブオブジェクト間の通信は、関数呼び出しでは実現できないのでメッセージパッシング

〔図 11〕UML-RT アクティブオブジェクト




(UML 1.4より)

An Object has its own thread of control and runs concurrently with other active Objects. Such a class is informally called an active class. (UML 2.0(draft) & 4)

An active object is an object that, as a direct consequence of its creation, ommences to execute its behavior specification, and does not cease until either the complete specification is executed or the object is terminated by some external agent. (This is sometimes referred to as "the object having its own thread of control")

〔図12〕ポートによるオブジェクト間結合




(UML2.0(draft)より)

になる. **図 11** の破線のスレッド制御は、ランタイムフレームワークによりメッセージが配信されるようすを表している。このような通信機構を UML2.0 では、ポートとコネクタによって表現するようになる (**図 12**). これは、Rose RealTime ではカプセル構造図に対応する.


ランタイムフレームワークという言葉が出てきたが、マルチタスク環境でRTOSが必要なようにアクティブオブジェクトでモデリングを行い、そしてMDAを実現するためにはランタイムフレームワークが必要になる。

実際に動くものを開発するためには、アプリケーション部分を実現するだけでは不十分で、環境部分を作成しなければならない。シングルタスクのバッチ的に動くアプリケーションであれば、UNIXやWindowsといった共通のプラットホームを利用するのでほとんど意識しないが、独自ハードウェアで動作する組み込みシステムでは環境部分をどうするかが重要になる。図13の例では、一つのプロセスが三つのスレッドを所有する動作環境が表現されている。実際に動くモデルとするためには、このようなアプリケーション部分と動作環境部分の表現が必要である。組み込みでオブジェクト指向を導入すると、アプリケーション部分のモデリングに集中して環境側がおろそかになりが

〔図 13〕アプリケーション部分と環境部分



〔図 14〕アプリケーション部分のみのモデル



ちである。そして、最後に統合化する段階で行き詰まることが 多い。

アプリケーション部分をアクティブオブジェクトでモデリングするのであれば、動作環境部分はフレームワーク化してプロセスやスレッドなどのRTOSの概念を隠蔽して汎用性をもたせることが可能になる。逆にそのようなフレームワークがあってはじめてアクティブオブジェクトモデリングが可能になる。図10のようなコンカレント図は、環境部分とアプリケーション部分それぞれを中途半端に表現するだけになってしまう。また、アクティブオブジェクトモデリングをうたっている場合でも、UML2.0以前の実態は単なるRTOSのラッパ程度のフレームワークしか提供していないものなど、さまざまであった。UML2.0では図13のアプリケーション部のみの表現は図14のようになる。アプリケーション部としてはここまでしか描かないので、環境部との分離は明確になる。その結果、環境部をフレームワーク化しやすくなる。

2 アクティブオブジェクトモデリング


すでにフレームワークが存在する場合には、アクティブオブジェクトモデリングは利用するフレームワークの影響を大きく受ける。ここでは、例としてRose RealTimeの場合を簡単に紹介する。別の環境ではまったく違う方法になる。

一般論として、オブジェクト指向ではユースケースによるシステム分析からモデリングを始める。この部分は、アクティブオブジェクトもパッシブオブジェクトもかわりない。次に、分析クラスを使ってクラス抽出を行う。ここも、基本的にかわりない。使用する方法論によってクラス抽出の仕方がかわるかもしれないが、影響は受けない。


次に、ユースケースのシナリオーつ一つを抽出したクラスを使ってシーケンス図で表現する。この作業の中で、分析クラスを実際の設計クラスに置き換えつつクラス抽出の見直しを行いながら、クラスを分割したり、統合する(図15)。このあたりからモデリングの違いが出てくる。パッシブクラスの場合、クラス間インターフェースは関数呼び出しなので、図16のようなマルチスレッドシーケンス図の実装可能性確認はできず、シングルスレッド動作まで分割しなければならない場合が多い。

シングルスレッドのシーケンス図とは、一筆書きできるアミダくじのようなシーケンス図である。このときの一筆書きの線がスレッド制御に対応する。図16では、Engineから周期的にstatusを送信してくることを表現しているので一筆書きができない。つまりこのままでは、バッシブオブジェクトモデリングはできない。しかし、アクティブオブジェクトモデリングでは、オブジェクトはそれぞれ独自のスレッド制御をもっているので、メッセージ線を伝わってスレッド制御が移動することはない。そ

組み込みプログラミングノウハウ入門。



〔図 17〕モデリング手順(3) -



れぞれのアクティブオブジェクトは並列に動作することが前提なので、シングルスレッドまで分解する必要はない。パッシブオブジェクトモデリングでは、同期動作するところまで分割しなければならない。同期動作まで分解するためにはタスク分割が必要になる。しかし、タスク分割するにはこの段階では情報が不足していることが多い。したがって、パッシブオブジェクトモデリングでは前にもどる覚悟で先に進めることになる。

アクティブオブジェクトモデリングではタスク分割はフレーム ワーク側に分離されているので、前にもどる心配はない。シュレイアー・メラー法の言葉でいえば、問題領域(ドメイン)が分割されている。

ユースケースのシナリオすべてのシーケンス図が描けたら、それぞれのクラスのインターフェースを決めることになる。インターフェースの扱いは決定的に違ってくる。Rose RealTimeのアクティブオブジェクトモデリングでは、アクティブオブジェクト

のインターフェースは、アクティブオブジェクトとは別のクラスで実現する(図17). パッシブクラスのAirConSystemは、自分への入力メッセージに対応したオペレーション、on()、setTemp()とstatus()をもつことになる. この中で、onとsetTempはユーザーインターフェースのコントロールパネルからの入力であり、エアコンのインバータ側からのstatus入力と一緒にされる必然的な理由はない. たまたま行ったクラス抽出の結果、本来・緒にされるべきonとsetTemp、ack、runLevelと切り離され、本来なら別々であるstatusと・緒になっているだけである. しかも、拠り所のクラス抽出は、将来のタスク分割の結果によって見直される可能性が高いのである.

一方、インターフェースを別クラスで実装する Rose RealTime型のモデリングでは、役割別のインターフェースは役割別にそのまままとめておくことができる。そして、インターフェースとふるまいを明確に分割して実装できる。このことは、モデルの


理解しやすさや再利用性を向上させる.しかも、タスク分割の 影響を受けないので非常に安定したモデルを初期の段階から構 築できる.マルチスレッド環境でのアクティブオブジェクトモデ リングの優位性は、疑う余地がない.


Rose RealTime のランタイムフレームワークの原型である ROOM については難しいという話をよく聞くが、先に説明したように実際は非常に簡単である。むしろ、パッシブクラスで実装するほうが困難である。とくに、大きなシステムになるほどクラス分割とタスク分割を同時に考えながら設計するのは至難の業である。ROOM が難しいというのはほとんど誤解である。

誤解の原因は、ROOMを解説した分厚い本にあるのではないかと思う(図18). この本のほとんどの部分はランタイムフレームワークの話である。アプリケーションを作るために必要な部分は、最後の三つの章だけである。第12章が設計モデリングに関すること、第13章がアーキテクチャモデリング、第14章が開発プロセスに関することである。この本を予備知識なしに最初から読むと挫折する。バッシブクラスを使ってフレームワーク自身を作りたい人(すなわち図13のレベル)は最初から読む必要があるが、Rose RealTime を使用してアプリケーションのみを作る人(すなわち図14のレベル)は、第12章から読めば十分である。逆に他の部分を読むと混乱すると思う。RTOSの作り方を学ぶのとRTOSの使い方を学ぶことの違いに相当する。

タスク分割の自動化タスク分割とアクティブオブジェクトモデリングの関係は、ど

〔図 18〕 ROOM 本






うなるのであろうか、アクティブオブジェクトを使用した場合、一つのタスクに複数のアクティブオブジェクトを載せるようになる。タスク生成などの具体的な実現の仕方はフレームワークの中で解決済みなので、設計者の仕事はアクティブオブジェクトとタスクとのマッピングを指定するだけになる。そして、マッピングの取り方はレートモノトニック分析により、いまでは自動化されている。数年前までは考えられないことであるが、スキルの要求されていたタスク分割は、いまでは自動化される時代になったのである。UMLを使用するメリットは、実行可能モデルを作るだけではなく、モデル解析ツールと連携することによりモデルの検証ができることである(図19)、将来は、タスク分割だけでなく前回扱った時間オートマタによる仕様の検証なども可能になるだろう。

自動タスク分割の手順は、まずデッドライン付きの外部イベントを洗い出す。そして、その外部イベントそれぞれについて 処理手順をシーケンス図で表現し、各処理の最悪実行時間を指定する。そして、ツールを起動する。

たとえば簡単な例として、デッドラインつきの三つのイベント (event1, event2, event3)があったとする(**図20**). このときに、イベントの到着パターンも指定する。例では周期イベントにしてあるが、分布関数による指定も可能である。

次に、オブジェクト抽出を行う。ここでは、ユースケースから二つのオブジェクトが抽出されて全体で五つのアクティブオブジェクトが抽出されたとする(**図21**).


次に、抽出したオブジェクト間のメッセージパッシングにより、外部オブジェクトの処理手順をシーケンス図で記述する. 図2では、簡単のために一つのシーケンス図にまとめてしまったが、本当は別々に描く. また、メッセージの種類も非同期メッセージにしてあるが、目的に応じて同期メッセージ、関数呼び出しを指定することができる. メッセージの種類もタスク分割に反映される. つまり、同期メッセージか関数呼び出しであれば同一スレッドにマップされる. 非同期メッセージの場合は、時間制約とリソース制約によって別スレッドになるか同一スレッドになるかをツールが決定する. また例では、各イベント処理が一筆書きまで落とされているが、非同期メッセージを使う場




Input Event	デッドライン	起動周期
Event1	135	270
Event2	285	350
Event3	700	700

組み込みプログラミングノウハウ入門

〔図 21〕オブジェクト抽出




〔図 22〕シーケンス図による表現と時間制約の指定



合,途中でスレッド制御が分岐するような処理ももちろん,実 現可能かつ解析可能である.


非同期メッセージ送信を直接RTOSのメールボックスなどのシステムコールによる実装に落とすと、そこはタスク境界になってしまい、タスク分割を行っていることになる。それではコンカレント図を使用する分析設計やOCTOPUS法と同一になってしまう。RTOSが提供するのはタスク間メッセージ通信のみであり、タスク内で使用することは想定されていないので、同一タスク内で使用するとデッドロックになったりする。したがって、たとえば後から、リソース不足などでタスクを結合させる際に非同期から同期へのメカニズムの変更が必要になってしまう。スレッドマッピングの自由度を確保するためには、タスク間でもタスク内でも同様に使用できる非同期通信メカニズムをフレームワークで提供する必要がある。

〔図23〕イベントごとにスレッドを割り当てた場合




一般に人間がタスク分割を行うと、23のようなイベントごとのタスク分割になりがちである。そして、開発の後半で実機によって試験した際に時間制約を守れないと、24 や 25 の処理時間を短縮することで何とか乗り切ろうとする。しかし、それだけでは選択肢が少なすぎて対応できないこともある。また、24 や 25 の中にハードウェアに依存しすぎる痕跡を残すことになり、部品性を損なうことになる。また、最悪の場合、モデル構造全体が崩壊することもある。

実際は、モデルを崩壊させる前に**図24~図26**に示すような各種の構成を検討するべきである。このような組み合わせを自由に実施できるところが、アクティブオブジェクトモデリングの大きな利点である。また、作成した組み合わせをツールにより検証できることと、組み合わせ自身をツールが生成して自動化できることも重要である。ただ、このスレッドマッピング問題はいわゆる NPハード問題であり、アクティブオブジェクト数が多くなると組み合わせ数が指数関数的に増えるので最適解を検索できない。しかし、実行可能解を見つけることはできる。タイミング解析ツールが提供する解は、実行可能解である。




〔図 26〕二つのスレッドで実現した場合




RapidRMAによるタイミング解析パラメータの設定画面を図27に示す。スケージューリング方式やリソース同期方式ばかりでなく、最適化オプションとして、タスク数を減らすか、タスク間通信を減らすか、どちらかを指定できる。タスク数を減らせばスタックなどのRAMを節約できる。一方、タスク間通信を減らせばコンテキストスイッチングが減るので、実行時間を短縮できる。必要なパラメータを設定してOKをクリックすれば、タスク分割が行われる。そしてタスク分割の結果は、自動的にRose RealTime のタスクマッピング仕様として図28のよう

〔図 27〕RapidRMA によるタイミング解析



〔図 25〕オブジェクトごとにスレッドを割り当てた場合




に取り込まれる.

3 構造化クラス


アクティブオブジェクトの中に、アクティブオブジェクトを入れることができる。これは、UML1.3レベルのアクティブオブジェクトではできないことである。オブジェクト間の全体部分の関係はクラス図で表現される。UML2.0ではこれとは別に、構造化クラスという概念を導入している。構造化クラスは、内部にコラボレーション図をもつ。クラス図の全体部分の関係だけでは、ボートとコネクタによって表現される通信関係を表現することができないので、構造化クラスはコラボレーション図で内部の接続構造を表現する。

アクティブオブジェクトの中にアクティブオブジェクトを入れるというのは、アクティブオブジェクトが構造化クラスであり内部のコラボレーション図で全体部分の関係にある別のアクティブオブジェクトとの接続関係を表現できるということである(図29). 前節までの話では、一つのアクティブオブジェクトを設計要素として見てきた。しかしアクティブオブジェクトは構造化することで、アーキテクチャを表現することも可能である。このことは、アクティブオブジェクトモデリングのもう一つの重要なポイントである。


〔図 28〕RoseRT によるアクティブオブジェクトとタスクとのマッピング



〔図 29〕アクティブオブジェクトの組み合わせ




〔図 30〕機能部分と制御部分を別のオブジェクトとして実装



この連載の第6回(本誌 2002 年 11 月号)の最後に、状態マシン設計に関連して、主要機能レベルと補助機能レベル、制御レベルで状態マシンを階層化することについて述べた。しかし、主要機能レベルの要求はユースケースからもたらされ、補助機能レベルはユースケースのような機能ベースの分析からではなく通信路の信頼性確保などの非機能的要求からもたらされる。また、制御レベルはハードウェアの不具合回避などの要求にもよる。このように、それぞれ役割の異なるものは、階層化だけでは分離が不十分で、別のオブジェクトにすべきであると述べた。ふるまいとインターフェースを分離した構造化可能なアクティブオブジェクトを利用することで、このことが可能になる。ふるまいとインターフェースが結合し、クラス図のみで構造化されていないパッシブクラスでは、対応は難しい。

たとえば、図30のようなアーキテクチャが可能になる。組み 込み系の場合、制御部分の仕様追加・変更が頻発する傾向があ るが、そのような場合でも、図31に示したようにアーキテクチ

〔図31〕さらに入れ子にする



ャの入れ子構造で対応可能になる.

おわりに

UML2.0 の話題から、Rose RealTime のアクティブオブジェクトモデリングを紹介した、アクティブオブジェクトモデリングでは、フレームワークが目的のアプリケーションに適合するかどうかが重要になる。ツールを選定する際に、ツール機能の比較表を作成してあれができる、これができないと詳細に検討することがある。このとき重要なのは、一つ一つの機能の有無ではなく、どのようなフレームワークが利用できるかである。

ふじくら・としゆき 日本ラショナルソフトウェア(株)

注6:緊急報告:本連載は継続中ですが,藤倉氏に寄稿いただいたこれまでの本誌掲載記事を中心に加筆・再編集し,本誌増刊 TECH I vol.15として 2002 年 12 月 14 日に発売予定です。ご期待ください! (編集部)

x86CPUだけでもマスタしたい

第四回 ピピリのデータ転送(その2)

大貫広幸

今回は、前回説明できなかった i486 および Pentium 以降で使用できるデータ転送命令について解説します.

アセンブラでのデータ転送命令の記述 2

ここでは汎用命令のうち、i486 以降、Pentium 以降といった 使用可能な CPU を選ぶデータの転送命令と、分類上「その他の命令」にある転送命令について説明します。

表1は、今回説明する転送命令を示したものです。

● BSWAP 命令

BSWAP 命令は、i486 以降で使用できる命令です。

BSWAP 命令は、オペランドで指定された32ビットレジスタ内の各バイト値を交換するための命令です。

交換されるバイトは、図1のように、

 $("" + 31 \sim 24) \longleftrightarrow ("" + 7 \sim 0)$

(ビット $23 \sim 16$) \longleftrightarrow (ビット $15 \sim 8$) です.

この命令は、ビックエンディアンで表される値をリトルエンディアンの値に変換する場合や、その逆にリトルエンディアンで表される値をビックエンディアンに変換する場合に使用します.

実際の MASM での記述例をリスト 1, gas での記述例をリスト 2 に示します.

● XADD 命令


XADD 命令も, i486 以降で使用できる命令です.
XADD 命令は転送と加算を一つにした命令で, 転送先を DEST, 転送元を SOU で表した場合,

- まず DEST を SOU に転送
- ●次に DEST と SOU の元の値を加算した値を DEST に転送 と動作します.この場合,加算を実行しているため,フラグは 次回解説する予定の ADD 命令と同じ影響を受けます.


〔表 1〕i486,Pentium 以降の 32 ビット CPU で使用できる転送命令,および「その他の命令」に分類されている転送命令

分 類	インストラ クション名	動作	影響を受けるフラグ	使用可能 CPU
	BSWAP	Byte Swap ● 32 ビットレジスタ内のバイトを交換し、 リトルエンディアン←→ビックエンディアンの変換を行う	なし	486 以降
	XADD	Exchange and Add ● DEST を SOU に転送し、元の SOU と DEST を加算し DEST に設定する	CF, PF, AF, ZF, SF, OF が加算結果に したがい設定される	486 以降
データ 転送 命令	CMPXCHG	Compare and Exchange ● アキュムレータ (AL, AX, EAX) と DEST を比較し, 等しければ、ZF ← 1, DEST ← SOU を行う 等しくなければ、ZF ← 0, アキュムレータ← DEST を行う	CF, PF, AF, ZF, SF, OF が比較結果に したがい設定される	486 以降
	СМРХСНG8В	Compare and Exchange 8 Bytes • EDX: EAX と DEST を比較し, 等しければ、ZF←1、DEST←ECX: EBXを行う 等しくなければ、ZF←0、EDX: EAX←DESTを行う	CF, PF, AF, ZF, SF, OF が比較結果に したがい設定される	Pentium 以降 CPUID 命令で使用可 能か調べる
	CMOVec	Conditional Move ● cc で示された条件が成立する場合に、 DEST ← SOU の転送を行う	なし	Pentium Pro 以降 使用可能か CPUID 命 令で調べる
	LEA	Load Effective Address ● SOUの実効アドレス(オフセット)を DEST のレジスタに設定	なし	すべての CPU
その他の命令	XLAT	Table Look-up Translation • レジスタ (E) BX が示すメモリ上のバイトテーブルからレジスタ AL をインデックスとして値をレジスタ AL にロードする AL ← [DS: ((E) EBX+符号なし整数としての AL)]	なし	すべての CPU

●表中の DEST は destination (先),SOU は source (元) を表す



〔図1〕BSWAP命令の動作



この XADD 命令の動作を図で表すと、図 2 のようになります。 実際の MASM での記述例をJ スト 1, gas での記述例をJ スト 2 に示します。

- CMPXCHG 命令 CMPXCHG 命令も、i486 以降で使用できる命令です。 CMPXCHG 命令は比較と転送を一つにした命令で、転送先を DEST、転送元を SOU で表した場合、
- ●まずアキュムレータ(AL, AX, EAX)と DEST を比較
- ●比較の結果, アキュムレータ= DEST なら, ZF は1となり, SOU を DEST に転送
- ●比較の結果,アキュムレータ ≠ DEST なら,

〔リスト 1〕 MASM の BSWAP,XADD,CMPXCHG,CMPXCHG8B, CPUID 命令の記述例

		.586		
		.model :	flat	
00000000		.data		
00000000	01	dtByte	db	1
00000001	0003	dtWord		2 (
	00000004	dtDWord		[8バイト(64]
00000007	0000001	dtQWord		* 8 ゼット)長の データは DQ
00000007	80000000000000008	argword	uq	データは DO
	0000000000000000			で定義する
		1		(定定教95)
00000000		.code		
00000000	OF CB		bswap	ebx
00000002			xadd	dtByte,bl
	00000000 R			
00000009	66 OF C1 15		xadd	dtWord,dx
	00000001 R			
00000011	OF C1 05		xadd	dtDWord,eax
	00000003 R			
00000018	OF CO DC		xadd	ah,bl
0000001B	66 OF C1 D6		xadd	si,dx
0000001F	OF C1 C7		xadd	edi.eax
00000022	OF BO 1D		cmpxchg	dtByte,bl
	00000000 R			,,
00000029	66 OF B1 15		cmpxchg	dtWord.dx
00000023	00000001 R		cmpacing	deword, dr
00000031			cmpxchg	dtDWord,eax
00000031			embreng	dtbword,eax
00000000	00000003 R		1	-L L1
	OF BO DC		cmpxchg	
	66 OF B1 D6			si,dx
0000003F	OF B1 C7		cmpxchg	edi,eax
00000042	OF C7 OD		cmpxchg8	3b dtQWord
	00000007 R			
00000049	OF A2		cpuid	
		end		


ZFは0となり、DESTをアキュムレータに転送 と動作します。この場合、比較を実行しているため、フラグは 次回述べる CMP 命令と同じ影響を受けます。


アキュムレータとしてレジスタ AL が使われるのか、レジスタ

〔リスト 2〕gasのBSWAP,XADD,CMPXCHG,CMPXCHG8B,CPUID 命令の評述例


1			.data		
2					
3	0000	01	dtByte:	.byte	1 ここで使用してい
4	0001	0200	dtWord:	.word	2 S gas tt, AT & T
5	0003	04000000	dtDWord:	.long	4 表記の他にインテ
6	0007	08000000	dtQWord:	.quad	8 ル表記のニモニッ
6		00000000		-	
7					クも使用できた
8			.text		
9	0000	OFCB		bswap	%ebx
10		OFCB		bswapl	%ebx
11					
12	0004	0FC01D00		xadd	%bl,dtByte
12	0001	000000		11444	mb1, dc2y cc
13	000b	0FC01D00		xaddb	%bl,dtByte
13	0000	000000		ALUUD	mb1, atby te
14	0012	660FC115		xadd	%dx,dtWord
14	0012	01000000		Aduu	wax, alword
15	001-			xaddw	9/ 3 3+373
	UUIA	660FC115		xaddw	%dx,dtWord
15	0005	01000000		. 1.3	W 1. DII 3
16	0022	0FC10503		xadd	%eax,dtDWord
16		000000			
17	0029	OFC10503		xadd1	%eax,dtDWord
17		000000			
18	0030	OFCODC		xadd	%b1,%ah
19	0033	OFCODC		xaddb	%bl,%ah
20	0036	660FC1D6		xadd	%dx,%si
21	003a	660FC1D6		xaddw	%dx,%si
22	003e	OFC1C7		xadd	%eax,%edi
23	0041	OFC1C7		xaddl	%eax,%edi
24					
25	0044	OFB01D00		cmpxchg	%bl,dtByte
25		000000			
26	004Ъ	OFB01D00		cmpxchgl	%bl,dtByte
26		000000		. 0	
27	0052	660FB115		cmpxchg	%dx,dtWord
27		01000000		-10	
28	005a	660FB115		cmnxchor	w %dx,dtWord
28	2024	01000000		p	
29	0062	OFB10503		cmpxchg	%eax,dtDWord
29	3002	000000		cmbwcmg	weak, debmord
30	0069	OFB10503		cmpxchg:	l %eax,dtDWord
30	0009	000000		-mbweii8-	r wear, uthword
31	0070	OFBODC		amprL	%b1 %ab
				cmpxchg	
32		OFBODC		cmpxchgl	
33		660FB1D6			%dx,%si
34		660FB1D6		cmpxchgv	
35		OFB1C7		cmpxchg	
36	0081	OFB1C7		cmpxchg.	l %eax,%edi
37					
38	0084	0FC70D07		cmpxchg8	Bb dtQWord
38		000000			
39					
40	0085	OFA2		cpuid	


〔図 2〕 XADD 命令の動作






〔図3〕CMPXCHG命令の動作





ΖF 例1 0 15 AX 0 15 AX 0 00 39 アキュムレータ 5A 18 15 CX 0 15 CX 0 CMPXCHG 5A 18 5A 18 DEST 実行 15 SI 0 15 SI 0 1C 7F 1C 7F SOU



AX が使われるのか、それともレジスタ EAX が使われるのかは、オペランドで指定されたデータのサイズにより決まります。オペランドのサイズがバイトなら AL、ワードなら AX、ダブルワードなら EAX となります。

この CMPXCHG 命令の動作を図で表すと、図3 のようになります.

実際の MASM での記述例を**リスト 1**, gas での記述例を**リスト 2**に示します.

• CMPXCHG8B 命令

この CMPXCHG8B 命令は、Pentium 以降で使用できる命令です。この CMPXCHG8B 命令が使用できるか否かは、CPUID 命令により判断できます。

CMPXCHG8B 命令というのは、今述べた CMPXCHG 命令を 8 バイト (64 ビット) にしたものです。

転送元 (SOU) は、二つのレジスタ ECX: EBX で表される 64 ビット値に固定されています。そのため、オペランドは転送先 (DEST) のみ指定することになります。この場合、DEST はメモリ上のクワッドワード (8 バイト、64 ビット) を指定します。

実際の MASM での記述例をリスト 1, gas での記述例をリスト 2 に示します.

動作は,

● まず EDX: EAX の 64 ビット値と DEST を比較

●比較の結果, EDX: EAX = DEST なら,

ZF は1となり、SOUの ECX: EBX を DEST に転送

●比較の結果, EDX: EAX ≠ DEST なら,


ZF は 0 となり、DEST を EDX : EAX に転送となります。


この CMPXCHG 命令の動作を図で表すと、 $\mathbf{図4}$ のようになります.


• CMOVcc 命令

この CMOVcc 命令は Pentium Pro から取り入れられた命令で、使用可能か否かは CMPXCHG8B 命令と同じように、 CPUID 命令により判断します.

CMOVcc 命令を MASM (Ver6.14) で使用する場合は, CPU 指定を「,686」にします. gas (Ver2.10.90) はそのままで CMOVcc 命令が使用できます.







CMOVcc 命令は条件付き転送の命令で、cc で示された条件が成立する場合にのみ転送が行われます(図 5).

CMOVcc 命令はインテル表記の場合,

CMOVcc dest, sou


となります。ccの部分には表2の条件が入ります。

扱えるデータのサイズは、16 ビット (2 バイト) と 32 ビット (4 バイト) の 2 種類です。dest は 16 ビットあるいは 32 ビットの汎用レジスタ、sou には 16 ビットあるいは 32 ビットの汎用レジスタか、メモリ上の 16 ビットあるいは 32 ビットの値を指定します。

 CPUID 命令による CMPXCHG8B 命令, CMOVcc 命令の使用判断

CPUID 命令は、Pentium 以降のプロセッサなら使用できる命令で、CPU に関する情報を取得することができます。

CPUID 命令には、オペランドがありません(**リスト 1**, **リスト** 2). その代わり、レジスタ EAX に値を設定し、取得したい情報を指定します.



CPUID 命令の実行結果, つまり CPU の情報は, 汎用レジスタの EAX, EBX, ECX, EDX の四つのレジスタに設定されてきます.

CMPXCHG8B 命令や CMOVcc 命令が使用できるか否かは、レジスタ EAX に 1 を設定し、CPUID 命令を実行することで、レジスタ EDX に設定されてきます。レジスタ EDX のビット 8 が 1

〔表 2〕ニモニックで使われる条件を表す文字

文 字	内 容	成立となる条件
E	Equal …等しい	ZF=1
Z	Zero …ゼロ	ZF=1
NE	Not Equal 等しくない	ZF=0
NZ	Not Zeroゼロではない	ZF=0
A	Above より上	CF=0 and ZF=0
NBE	Not Below or Equalより下でなく等しくない	CF=0 and ZF=0
AE	Above or Equalより上か等しい	CF=0
NB	Not Belowより下でない	CF=0
В	Below より下	CF=1
NAE	Not Above or Equalより上でなく等しくない	CF=1
BE	Below or Equalより下か等しい	CF=1 or ZF=1
NA	Not Aboveより上でない	CF=1 or ZF=1
G	Greater より大きい	ZF=0 and SF=OF
NLE	Not Less or Equalより小さくなく等しくない	ZF=0 and SF=OF
GE	Greater or Equalより大きいか等しい	SF=OF
NL	Not Less より小さくない	SF=OF
L	Lessより小さい	SF ≠ OF
NGE	Not Greater or Equalより大きくなく等しくない	SF ≠ OF
LE	Less or Equalより小さいか等しい	$ZF=1$ or $SF \neq OF$
NG	Not Greater より大きくない	$ZF=1$ or $SF \neq OF$
С	Carry キャリがある	CF=1
NC	Not Carry キャリがない	CF=0
0	Overflowオーバフローがある	OF=1
NO	Not Overflowオーバフローがない	OF=0
S	Sign 符号がある (負数)	SF=1
NS	Not Sign 符号がない (非負数)	SF=0
Р	Parityパリティがある	PF=1
PE	Parity Evenパリティが偶数	PF=1
NP	Not Parityパリティがない	PF=0
PO	Parity Oddパリティが奇数	PF=0


〔表3〕LEA命令の動作


アドレス サイズ	オペランド サイズ	動作
16	16	source オペランドの実効アドレス を 16 ビットで計算し、destination オペランドの 16 ビットレジスタに ストアする
32	32	source オペランドの実効アドレス を 32 ビットで計算し、destination オペランドの 32 ビットレジスタに ストアする
16	32	source オペランドの実効アドレス を 16 ビットで計算し、ゼロ拡張し た値を、destination オペランドの 32 ビットレジスタにストアする
32	16	source オペランドの実効アドレス を 32 ビットで計算し、下位 16 ビッ トを、destination オペランドの 16 ビットレジスタにストアする

なら CMPXCHG8B 命令が使用できます。また、同じレジスタ EDX のビット 15 が 1 なら CMOVcc 命令が使用できることになります。

CPUID命令は、このほかにもプロセッサに関するいろいろな

〔図 6〕XLAT 命令の動作





情報を提供してくれます。そのため、この CPUID 命令は、回を 改めてもう少し詳しく説明する予定です。

LEA 命令

LEA命令は、「その他の命令」に分類されている命令で、x86系 CPU すべてで使用できます。LEA命令は、転送元(SOU)で指定されたメモリ参照のオペランドで指定された実効アドレスを、転送先(DEST)のレジスタに転送します。


実効アドレスは、メモリアクセス時のオフセットとなる値です。 i386 以降の 32 ビット CPU では、実効アドレスとして 16 ビットと 32 ビットのアドレスサイズが指定できます。

また、転送先のレジスタは、16 ビットおよび32 ビットのオペランドサイズの汎用レジスタが指定できます.

LEA 命令はアドレスサイズとオペランドサイズの違いにより、 表3のような動作をします。実際のMASMでの記述例をリスト 3、gasでの記述例をリスト4に示します。

● XLAT 命令


XLAT 命令も「その他の命令」に分類されている命令で、x86系CPU すべてで使用できます。XLAT 命令は、指定されたメモリ上のバイト値のテーブルから、インデックスで指定されたバイト値をレジスタ AL にロードするというものです(図 6).



〔リスト3〕 MASM の LEA、 XLAT 命令の記述例

	.586			00000015	8D 1D 00000000 R	1	ea	ebx,dtByte
	.model	flat		0000001B	8D 35 00000001 R	1	ea	esi,dtWord
				00000021	8D 3D 00000003 R	1	ea	edi,dtDWord
00000000	.data							
				00000027	66 8D 1C 35	1	ea	bx,dtBA[si+5]
00000000 01	dtByte	db	1		0000000C R			
00000001 0002	dtWord	dw	2	0000002F	66 8D 9E	1	ea	bx,dtBA[esi+5]
00000003 00000004	dtDWord	dd	4		0000000C R			
				00000036	8D 9E 0000000C R	1	ea	ebx,dtBA[esi+5
00000007 00000064	[dtBA	db	100 dup(0)					
00			• • •	0000003C	D7	x	latb)
1				0000003D	D7	x	1at	>-
				0000003E	D7	x	lat	dtBA
00000000	.code							
00000000 66 8D 11)	lea	bx,dtByte					
00000000			. ,			end		
00000007 66 8D 35	5	lea	si.dtWord					
00000001						(x:	LAT 命令	では、この3種類
0000000E 66 8D 31)	lea	di,dtDWord			0	記述が使	用できる
00000003								

〔リスト 4〕 gas の LEA、XLAT 命令の記述例



メモリ上のバイト値のテーブルの先頭は、レジスタ(E)BXで指定します。この場合、CPUが16ビットでプログラムを実行している場合はレジスタBXとなり、32ビットでプログラムを実行している場合はレジスタEBXとなります。そのため、WindowsやLinuxの32ビットプログラムでは、レジスタEBXが使われます。

そして、インデックスはレジスタ AL で指定します.

このように XLAT 命令は、使用するレジスタを固定しているため、オペランドを必要としません。

ただし、アセンブラの記述上では、メモリ上のバイト値のテーブルの先頭をオペランドとして指定することも可能としています。この場合、指定されたオペランドはアセンブル時に、シンボルの検査のみが行われ、機械語命令の生成には使用されません。

実際の MASM での記述例をリスト 3, gas での記述例をリスト 4 に示します。このリストを見るとわかるように、XLAT 命令にオペランドを指定した場合、MASM では正しく機械語命令を生成していますが、今回使用している gas では誤った機械語命令を生成しているのがわかります。そのため、gas で XLAT 命令を使用する場合は、オペランドは指定しない方法で記述します。

* *

次回は、x86系の 32 ビット CPU で使用できる演算命令について説明します。

おおぬき・ひろゆき 大貫ソフトウェア設計事務所

組み込みも又示し開発にデザイン」(20一)と対し、オフジェクト指向を使った。 リアルタイム信号計測システムの開発 酒井由夫/松沢 航

はじめに

組み込みシステム機器におけるハードウェアとソフトウェアの比重は、年々ソフトウェア側に比重が移ってきています。その理由は、組み込みシステム機器に要求するユーザーの仕様が多種多様になってきており、それらの要望に答えるために大量のアプリケーションソフトウェアを作成して実装する必要が出てきたからだと考えられます。CPUの性能はどんどん上がっているので、そのようなさまざまな要求に対してもソフトウェアを実装することは物理的には可能ですが、それを短期間に実装しなければならないエンジニアの苦労は絶えません。

ソフトウェアに対する要求が増大し開発期間の短縮も実現しなければならないとなると、ソフトウェア技術者にかかる負担は増える一方です。このような、ソフトウェア技術者の八方ふさがり的な状況を打開するための一手段として、組み込みシステムへのオブジェクト指向設計が近年話題になっているのだと思います。

しかし、オブジェクト指向設計の一般的なモデルは、ビジネス系のアプリケーションソフトウェアが対象になっていることが多く、リアルタイム性が要求される組み込み機器で本当に使えるのかどうかがはっきりしない(雲をつかむような)と感じる方も少なくないでしょう。そのような中で、参考文献1)のようなeUMLによるオブジェクト指向組み込みシステム開発に関する本が出版されました。UMLを使って組み込みシステムの要求分析を行い、実装までもっていくという内容になっています。

しかし今回は、要求分析からオブジェクト指向設計を行うというよりは、「リアルタイム組み込みシステムでの信号計測」の例を題材に、組み込みシステムにおけるさまざまな制約条件下(ROM/RAM 容量の制限、CPUのパフォーマンス、new や多重継承が使えないなど)で、オブジェクト指向設計をシステム全体のどの部分に利用するかに焦点を当て、オブジェクト指向設計におけるデザインパターンを使うことで解決できる問題がないかを考えていきたいと思います^{注1}

1. 解決すべき問題

リアルタイム信号計測系の組み込みシステムの実装では、信号計測のロジックが正しく動いているかどうかは、ハードウェアの試作が完成してから実際に信号を A-D 変換してその動作を確認するという手順が一般的です。しかし、信号計測のソフトウェアロジックが複雑になればなるほど、実機を使ったデバッグには時間がかかり、ハードウェアができあがる前にロジックを検証したくなります。この場合、ソフトウェアロジックをパソコン上でシミュレーションし、その挙動をビジュアルに表示できるようにして動作を確認してから実機に実装するという形がとれれば、開発の期間を短縮し、ソフトウェアの信頼性を高めることができます。

このような実装前のシミュレーションは、一般的にはよく行われていると思いますが、シミュレーションで確認されたソースコードをできるだけそのままの形で実装したり、実装するソースコードとシミュレーションで使用するソースコードの大部分が共通であり、かつ、常に両方とも最新の状態を保つことができれば、問題が起きたときの検証作業や、新しいロジックを一時的に試してみることが容易になります。

また、信号計測系のソフトウェアでは、取り込んだ入力信号がどのように機器の中で二次処理されたのかをビジュアルに確認することが必要になります。このとき、シミュレーション環境としてパソコン上で Visual C++ や C++ Builder といったツールを使うことができれば、実機上でデバッグ用の GUI ソフトウェアを自作するよりも圧倒的に早く、かつ豊かなユーザーインターフェースを使ってデバッグ環境を構築できます。

さらに、組み込みシステムに固有の部分やシミュレーション環境に固有の部分、また信号計測の心臓部を切り分けることにより、将来発生する可能性のある突然のハードウェアの変更や信号計測部への改善要求の実施をスムースに行うことができます.

これは、過去のソフトウェア資産をブラックボックスとして

注1:本稿は、これまで C++ を使ってオブジェクト指向設計をリアルタイム組み込みシステムに導入したことのないプロジェクトチームをおもな読者対象として考えている。

コラム1 デザインパターンとは?

バークレーの名誉教授であり、かつ建築家でもある C.Alexander は 1960 ~ 1970 年代に「パターンとはわれわれの身のまわりで何回も起こる問題とそれに対する解決のポイント」であるとし、建物や町の設計、オフィスのデザインやレイアウトには、必ずオーソドックスなパターンが存在することを彼の著書 A Pattern Language (邦訳:『パタン・ランゲージ』)と The Timeless Way of Building (邦訳:『時を超えた建設の道』)で、建築に関するパターンとして示しています。

参考文献 3) の著者である Erich Gamma ら 4人(通称 GoF: Gang of Four) は、オブジェクト指向ソフトウェア設計において、私たちが何回も遭遇する問題とそれに対する解決方法を 23 の具体的なパターンとしてまとめました。これらのソフトウェア・デザインパターンの応用は、いわゆる「車輪の再発明」 注 A を防ぎ、大規模なソフトウェアに対し、これらのパターンを組み合わせること

により、より少ないエネルギで確実にソフトウェア設計を行うことを可能にしました。これは、囲碁や将棋の「定石」に似ています。

GoF らの示したオブジェクト指向言語におけるこれらのパターンの本質は、「オブジェクトの生成」、「データ構造」、「ふるまいの変更」の三つに集約されますが、組み込みシステムのプログラミングにおいては、これらの本質すべてをフル活用することはリソースや開発環境の問題からも難しいといえます。

筆者らが今回紹介したのは「ふるまいの変更」に対して開発工数を減らし、ロバスト 注Bを大きくするための「Template Method パターン」や「Strategy パターン」の応用事例です。これらのパターンの本質は、基底クラスにおいて定義したインターフェースや呼び出しの手順を、派生クラス側でオーバライドすることによって、変更の必要な箇所のみを差し替えることにより、安全にソフトウェアの機能拡張や修正などの開発が可能な点にあるといえます。このように関数をオーバライドすることにより機能を差し替える手法をフックメソッドと呼びます。

注 A: 「車輪の再発明」とは、多くのプログラマがすでに誰かによって目的とする機能が実装されたモジュールが存在するにも関わらず、それを利用するのを避け、新たに自分で同じ機能のモジュールを再開発することの比喩。

注B:ここでの「ロバスト」とは、要求仕様の変更に対してどのくらいの許容度があるかという意味。

手を入れないのではなく、変更が予想される部分やハードウェアに依存する部分を上手に切り分け、積極的かつ安全にアップグレードを行っていくという考え方に基づいています。ユーザーからの要求が多種多様でその仕様が短期間で変化している現状では、変更のあった要求を実現している部分(モジュール)を素早くかつ安全にアップグレードしたいものです。担当者に「その部分を変えるとシステム全体にどのような影響を及ぼすのかわからないので変更できません」とは言わせたくありません。

この提案は、オブジェクト指向設計をユーザーの要求分析から行うトップダウンの手法とは異なりますが、組み込みシステムの厳しい制約条件を十分に理解しつつ、オブジェクト指向設計のメリットを生かすという意味では、有効な手段であると考えられます。

また、オブジェクト指向設計自体も、本来何を「目的」ととらえるかによっては、それに使用されるデザインパターンも変わってくるし、解決できる方法は一つではないという特徴をもっていると思います。オブジェクト指向設計を大上段に構えるのではなく、対象のシステムに使えるデザインパターンを上手に利用するという観点からとらえた例と考えてください。

2. リアルタイム信号計測システムの例

まず、本稿で解説するリアルタイム信号計測システムの例について、目的や性能を説明します.

取り扱う入力信号 連続的に変化する50Hz以下の信号です。

● システムの目的

10Hz以上の周波数成分を除去し、1Hz以下の波形は減衰させないようようなフィルタを設計し実装します。具体的には、入力信号である1Hzの正弦波に、ノイズ成分に見立てた10Hzの正弦波を重畳させ、設計したフィルタにより10Hzのノイズが確実に除去されるかどうかを確認します(2種類のフィルタを設計し、より効果の高いほうを採用する).

- システムの機能および性能
- ▶パソコン上の仮想(バーチャル)システムでの機能および性能
- ① 仮想システムのプラットホームは DOS/V パソコンを想定する
- ② ファイルから検討用に作成したダミーの入力信号 (1Hz の正弦波に 10Hz の正弦波を重畳させたもの) など、任意の信号データファイルを読み込むことができる
- ③ 入力信号をウィンドウに表示できる
- ④ 2種類のハイカットフィルタ(カットオフ周波数: 8.4Hz, 4.3Hz)をON/OFFできる
- ⑤ フィルタをかける前の波形と、フィルタをかけた後の波形を ウィンドウに表示できる
- ⑥ 時間軸のスケールを変更できる
- の フィルタによる波形の遅れ時間を補正できる
- 事 デモ用の波形(5Hzの正弦波)でフィルタの効き目を試すことができる
- ▶実(リアル)システムでの機能および性能
- バーチャルシステムが入力信号をファイルから読み込むのに 対して、リアルシステムでは入力信号を A-D 変換で取り込む
- ② リアルタイム OS に対応している(リアルタイム OS がなくて

も実装は可能)

③ リアルシステムとバーチャルシステムのシステムの違いに依 存する部分(信号の入力や, OS)以外はシステム間で共通に 利用できる

* *

システムの全体図を**図1**に、実システムと仮想システムの関係を**図2**に、デモ波形の加工例を**図3**に示します。

3. 組み込みシステムの制約条件

今回の信号計測システムを実装する CPU は、日立製作所製の H8S を想定しています。 H8S シリーズは、内部 32 ビット構成の CPU をコアに必要な周辺機能を集積した高性能の CISC マイク ロコンピュータです。

日立製のマイコンで特筆すべき点は、日立純正のコンパイラが標準でCとC++のソースを両方とも扱えるという点です。パソコン上ではC++のソースがコンパイルできることは珍しいことではありませんが、組み込みの世界でかつCISCマイコンのコンパイラがC++に対応しているという点は貴重です。しかし、H8またはH8Sシリーズに用意されているC/C++コンパイラで

は,次のような制限事項もあります.

- 多重継承は使えない
- ◆次のような低水準インターフェースルーチンはコンパイラの 標準ライブラリには含まれておらず、ユーザーが作成しなければならない

open :ファイルのオープン close :ファイルのクローズ read :ファイルからの読み込み

write :ファイルへの書き出し


1seek :ファイルの読み込み/書き出しの位置の設定

sbrk :メモリ領域の確保


この中でもっともつらいのは、「メモリ領域の確保」をユーザーが用意しなければならない点です。メモリ領域をユーザーが確保するということは、すなわち、メモリを動的に確保・開放(newやdelete)する操作を行ったときに、CPUが管理しているメモリ資源から、要求された領域を確保したり、開放する作業をユーザー自身が考えて実装しなければいけないということです。

RAM は組み込みシステムの限られた資源の一つですから、このことを知らないプログラマが仮想システム上でnew を連発し


〔図1〕システムの全体図



〔図2〕実システムと仮想システムの関係



〔図3〕デモ波形の加工例



オブジェクト指向 を使った (c) (c) リアルタイム信号計測システムの開発

たり、大きな領域を動的に確保するプログラムを書くと、実システム上でエラーになるなど、システムが破綻する可能性があります。もっとも悪いのは、メモリの確保と開放を繰り返して、空きのメモリ領域が分散してしまったり、メモリ確保のタイミングによってヒープ領域がオーバしてしまうような場合です。このような場合は、不具合の状況の再現が困難な場合が多く、不具合発生の手順が一定しないこともあります。メモリ領域の確保の低水準インターフェースルーチンを自作し、気を付けてnewを使うよりは、いっそnewを使用しないで、プログラミングする方法をとったほうが安全であると考えます。

4. システムのクラス図の説明

クラス図を図4(次頁)に示し、以下でクラスの説明をします^{注2}.

- CMesureSignal クラス:信号計測のメインクラス このクラスの公開されたサービス (public なメンバ関数) を呼 ぶことで、本信号計測システムを実現します.
- ●CBehaviorOnSystem:システムに依存する基底クラス リアルシステムおよびバーチャルシステムに依存する部分を 集めて、それらのシステム間の違いをこの基底(抽象)クラスを 介して共通化します。
- CBehaviorOnRealSystem : システムに依存する派生クラス(実システム)

CBehaviorOnSystem の派生クラスです。実システム固有の処理が記述されています。仮想システムの処理(メンバ関数)とインターフェースが統一化されています。波形データを A-D 変換器から得ます。

● CBehaviorOnVirtualSystem : システムに依存する派生 クラス(仮想システム)

CBehaviorOnSystemの派生クラスです。仮想システム固有の処理が記述されています。実システムの処理(メンバ関数)とインターフェースが統一化されています。波形データをファイルから得ます。

●CBehaviorOnVirtualDemo:システムに依存する派生クラス(デモシステム)

CBehaviorOnSystemの派生クラスです。仮想デモシステム 固有の処理が記述されています。実システムの処理(メンバ関数)とインターフェースが統一されています。波形データをあらかじめ用意したデモデータから得ます。

● CHighCutFilter:ハイカットフィルタの基底クラス さまざまなハイカットフィルタを実装するための基底(抽象) クラスです。このクラスを介して、2種類の異なるハイカットフィルタのクラスを派生させます。

- CHighCutFilterTypeA:ハイカットフィルタの派生クラス CHighCutFilterの派生クラスです。カットオフ周波数 8.4HzのFIRフィルタです。
- CHighCutFilterTypeB:ハイカットフィルタの派生クラス CHighCutFilterの派生クラスです。カットオフ周波数 4.3HzのFIRフィルタです。
- 設計のポイント
- ●フィルタのクラスはスケルトンの基底クラス(抽象クラス)に 対し、いくつかの派生クラスを作成し、検討する二つのハイ カットフィルタを派生クラスに実装する(Template Method パターン)
- ●実システムまたは仮想システムに依存する機能を、同様にスケルトンの基底クラス(抽象クラス)に対し、実システムと仮想システムの派生クラスを作成して実装する(Template Methodパターン)
- ●実システムまたは仮想システムに依存する部分と、ハイカット フィルタのアルゴリズムをカプセル化し、それを利用するクラ イアント(CMeasureSignal クラス)から独立させる(Strategy パターン)

CMesureSignal クラス: 信号計測のメインクラスの利用方法

信号計測システムを利用するユーザーは、CMesureSignal クラスの公開されたサービス (public なメンバ関数) を呼ぶことによって、CMesureSignal に用意された機能を実現します.


ユーザーが利用可能なサービス (メンバ関数) を \mathbf{J} を \mathbf{J} に示します \mathbf{t} \mathbf{t} 3.


(リスト1) ユーザーが利用可能なサービス(メンバ関数)

```
// 信号計測メイン
void MeasureSignal( unsigned short SampleCount );
// ハイカットフィルタを有効にする
void ActivateHighCutFilter( unsigned short FilterID );
// ハイカットフィルタを無効にする
void StopHighCutFilter( void );
// 信号の計測を止める
void StopMeasurement( void );
// データファイル情報を与える
void GiveDataFileInformation( unsigned long Number,
signed short* pFileData );
// 遅れ時間を取得する(単位:データ数)
unsigned short GetDelayTime( void );
// 早い信号データ引き渡し関数(瞬時データ取得用)
void GetFastDataSet( T DATASET *pDataSet );
// 遅い信号データ引き渡し関数(表示用データ取得用)
void GetSlowDataSet( T DATASET FOR DISPLAY *pDataSet );
// 信号計測初期化関数
void InitializeMeasureSignal( void );
// システムを設定する
void SetBehaviorOnSystem( unsigned short SystemID );
```

注2:ここで紹介したクラスは信号計測に関連するクラスのみで、表示やファイル読み込みに関するクラスは解説していない。

注3: CMesureSignal クラスを利用するユーザーが GiveDataFileInformation 関数を呼ぶことにより、仮想システムで使用する入力信号データが格納されている配列のポインタとデータ数を CMesureSignal クラスに知らせる。実機に実装したときにこのサービスを呼んでも何も起こらない(実システムではデータを A-D 変換器から取得するため)。






〔リスト2〕 Visual C++ のコンソールアプリケーション(GUI なし)で実施した例

```
// 表示用の波形データを得る
int main(void)
                                                                          pMeasureSignal->GetSlowDataSet( &WaveDataSet );
   // インスタンスの生成
   CMeasureSignal *pMeasureSignal = new CMeasureSignal;
                                                                          // 遅れ時間を得る
                                                                          int DelayTime = pMeasureSignal->GetDelayTime()
   // 表示用データの受け渡し変数の生成
   T DATASET FOR DISPLAY WaveDataSet:
                                                                          // 各種データを表示する
                                                                          printf( "Wave Max%6d Wave Min%6d
   // システムを設定する
                                                                                                           Delay%6d[ms]Yn"
          0 : バーチャルシステム
                                                                                    . WaveDataSet.max
         その他 : デモシステム
                                                                                    . WaveDataSet.min
                                                                                    , DelayTime
   pMeasureSignal->SetBehaviorOnSystem( 1 );
   // ハイカットフィルタを有効にする
                                                                     // ループ終了か?
          1 : カットオフ周波数 8.4Hz
                                                                     short temp;
                                                                     cout << "? ":
          2 : カットオフ周波数 4.3Hz
   // その他 : 未定義
                                                                     cin >> temp;
                                                                     if ( temp == 0 ) break;
   pMeasureSignal->ActivateHighCutFilter( 1 );
                                                                 } while ( 1 );
       for ( int i = 0; i < 10; i++ ) {
                                                                 // 波形の計測を止める
                                                                 pMeasureSignal->StopMeasurement();
            // 計測を開始する
            pMeasureSignal->MeasureSignal(5);
                                                                 return 0:
```

〔図5〕コンソールアプリケーションでの実施例



6. 仮想システムにおける CMesure Signal クラスのもっとも単純な利用例 (仮想システムの実施例 1) — Visual C++ のコンソールアプリケーション

──Visual C++ のコンソールアプリケーション (GUI なじ)で実施した例

リスト2では、仮想システムにおいて、CBehaviorOnVirtual Demo クラスにあらかじめ用意された5Hz、sin 波デモ波形データを用いて8.4Hzのハイカットフィルタを通した結果を、5 サンプリング(50ms) ごとに取得し、波形描画に利用する最大データおよび最小データ、フィルタの遅れ時間を10 行ごとにテキストで表示しています。

CMesureSignal クラスで扱う入力信号のサンプリング時間

は 10ms で固定としています $^{\pm4}$. MesureSignal()メンバ関数 の引き数は、フィルタリング処理を何回連続して行い結果を得るかを指定します.

図5では、50ms(5サンプリング)ごとにフィルタリング処理を行い、その結果得られた波形の最大値、最小値を得ています。 MesureSignal 関数を利用するユーザーはこの最大値、最小値を加工し垂直な線を引くことで、フィルタ通過後の波形を描画することができます。

また、仮想システム(パソコン)での描画において時間軸のスケールを変更したいときは、MesureSignal 関数の引き数を変更することにより描画するためのデータを得ることができます.

シーケンス図を図6に示します.

7. 仮想システムの実施例 2

— C++ Builder を使ったアプリケーション プログラムの例


C++ Builder を使ったアプリケーションの例です。信号処理の外側からは CMesureSignal クラスに用意されたサービス (public なメンバ関数) をアクセスすることによって、計測処理を実現しています。

図7の例では、1Hzの正弦波に10Hzの正弦波を重畳されたサンプル波形をファイルから読み込み、8.4Hzのハイカットフィルタと、4.3Hzのハイカットフィルタを通すことで、1Hzの正弦波に重畳した10Hzの正弦波がどれくらい取り除けるのかを検証しています。図7(a)では、カットオフ周波数8.4Hzのフィルタでは


注4:サンプリングタイムを変更することは、システム全体(とくにフィルタの差分方程式に対して)の修正が必要となってしまうので、できない。サンプリング間隔は将来も変わらないという前提のシステムであると考えてほしい。

オブジェクト指向 を使った 。。 リアルタイム信号計測システムの開発


〔図 6〕シーケンス図



〔図7〕サンプル波形の加工例



10Hz の正弦波は十分に取り除かれておらず、**図7(b)**4.3Hz のフィルタでは完全に除去できたことがわかります.この実施例から、10Hz のノイズを取り除くためには、カットオフ周波数 4.3Hz のハイカットフィルタのほうが適していることがわかりました.ファイルを選択しているようすを**図8**に示します^{注5}.



8. 実システムへの実装

仮想システムにおいて、CMesureSignal クラスの動作とハイカットフィルタの選択が完了しました。CMesureSignal ク

注5:元波形の描画,フィルタ通過後の波形の描画,波形色の選択,ファイルからのデータ読み込み,フィルタによる遅れ時間の補正,デモ波形の表示などは, C++ Builderで用意されたクラスライブラリを使って実現している.

〔図8〕ファイルを選択している図



〔リスト 3〕リアルシステムにおける CMeasureSignal クラスの宣言

```
class CMeasureSignal
public:
protected:
   // 機器固有オブジェクト生成
   // 実システムからの信号計測オブジェクトを生成
                                         コメントアウト
                                         を解除
   CBehaviorOnRealSystem mObjectMeasOnSystem;
   // 仮想システムからの信号計測オブジェクトを生成
  CBehaviorOnVirtualSystem mObjectMeasOnSystem;
   // 仮想システム上での信号計測デモオブジェクトを生成
// CBehaviorOnVirtualDemo mObjectMeasOnDemo;
                                         //***************************
   // ハイカットフィルタオブジェクト生成
   // ハイカットフィルタ A オブジェクトを生成
                                         (コメントアウト
  CHighCutFilterTypeA mObjectHighCutFilterA;
   // ハイカットフィルタBオブジェクトを生成
   CHighCutFilterTypeB mObjectHighCutFilterB:
```

ラスを実装するために、CBehaviorOnVirtualSystem クラスと CBehaviorOnVirtualDemo クラスを切り離して(コメントアウトして)、CBehaviorOnRealSystem クラスを実装します(リスト3、条件コンパイルでも可)。

仮想システムから実システムへの移行について,**図9**に示し ます.

- 実装のためのポイント
- ① new を使わない

仮想システム (パソコン) では new を使ってもコンパイルエラーにはなりませんが、実システム上では、ユーザーがメモリの確

〔リスト4〕newを使わない

```
:
CBehaviorOnVirtualSystem mObjectMeasOnSystem; インスタンスを名前を付けて生成する
:
CBehaviorOnSystem *mpMeasOnSystem; クラスオブジェクトのポインタ変数を作る
mpMeasOnSystem = &mObjectMeasOnSystem; オブジェクトポインタを代入する
```

〔リスト 5〕 CBehaviorOnSystem(基底) クラスの定義

```
class CBehaviorOnSystem (
public:
    // 入力仮想関数
    virtual signed short GetSignalData(void) = 0:
    // データ情報を設定する
    virtual void SetDataInfomation(unsigned long Number, signed short* SignalData) = 0;
    // 純粋仮想関数
```

〔リスト 6〕 CBehaviorOnRealSystem(派生) クラスの定義

保、解放の低水準インターフェースを作成しないと実装できないので、new は使わないようにします。

このため、面倒でも名前をつけてインスタンスを生成し、コンストラクタの中などで、そのクラスオブジェクトのポインタをメンバ変数にしたクラスのポインタ変数に代入します(リスト4).

② 実システムおよび仮想システムに固有の機能は全体の機能から切り離してクラスにまとめる

CBehaviorOnSystem クラス(リスト 5) を基底クラスにして、実システムと仮想システムに固有の機能(たとえば入力信号の取り込みなど)を純粋仮想関数としてすべて定義し、実システムに固有な機能は CBehaviorOnRealSystem クラス(リスト 6)で、仮想システムに固有な機能は CBehaviorOnVirtualSystem クラス(リスト 7) および CBehaviorOnVirtualDemo クラスで基底クラスの純粋仮想関数を派生クラスの中で再定義して実装します ^{±6}.


CBehaviorOnSystemクラスで定義した純粋仮想関数の使用 状況について**表1**に示します.

③ CBehaviorOnRealSystem クラスの信号入力関数 "GetSignalData()"(リスト8)の中で、サンプリングのタ

注6: 実システムのクラスと仮想システムのクラスのインターフェース(メンバ関数)は ・致していないと、基底クラスの派生にできないので、それぞれクラス に関係のないメンバ関数も純粋仮想関数として基底クラスに登録しておき、派生クラスの中で使用しない純粋仮想関数は、再定義する際に中身を空にしておく、・見その作業は無駄なように見えるが、実システムに固有な機能のみを切り離し、それ以外の部分をバソコンの仮想システム上で検証できるので、このクラス派生のしくみはとても有効である。実機にソフトウェアを実装する際、実システム以外の部分はパソコン環境で検証済みであり、かつ、ロジックトの不具合が発見された場合にも、仮想システムトで Visual C++ や C++ Builder のデバッグ機能を使って確認できるメリットがある。

オブジェクト指向 を使った 。。 リアルタイム信号計測システムの開発

〔図 **9**〕 仮想システムから実システム への移行



〔リスト 7〕 CBehaviorOnVirtualSvstem クラスの定義

```
class CBehaviorOnVirtualSystem : public CBehaviorOnSystem {
  public:
    // コンストラクタ
    CBehaviorOnVirtualSystem( void );
    // 仮想入力からデータを取り込む関数
    virtual signed short GetSignalData( void );
    // データ情報を設定する
    virtual void SetDataInfomation( unsigned long Number, signed short* SignalData);
    protected:
    :
    ;
};
```

〔リスト 8〕実システムの GetSignalData()関数

```
short CBehaviorOnRealSystem::GetSignalData()
{
    signed short DataValue = 0;

    // ここで10msのタイミングを作る
    // たとえば、以下のようにリアルタイムOSのシステムコールを呼んで一定時間待ち
    // 状態に移行する
    // wai tsk( 10 );

    // ここでA-D変換器からのデータを取得する
    // たとえば以下のような関数からデータを取得する
    // DataValue = GetADData();
    return DataValue;
}
```

イミングを作る

GetSignalData()関数の中で、リアルタイム OS の時間待ちタスクを呼び、サンプリング時間である 10ms のタイムベースを作り、その後、A-D 変換器で取得したデータを読み込むよう

〔表 1〕CBehaviorOnSystem クラスで定義した純粋仮想関数の使用状況

純粋仮想関数	実システム	仮想 システム	仮想 デモシステム
GetSignalData()	使用する	使用する	使用する
SetDataInfomation()	使用しない	使用する	使用しない

〔リスト 9〕 CMeasureSignal クラスのインスタンスにイベントを伝えたいとき

にします^{注7}

④ CMeasureSignal クラスのインスタンスにイベントを伝えたいとき

CMeasureSignal クラスのインスタンスに外側からイベントが発生したことを知らせたいとき(たとえば実機システム上の何らかのキーが押されて割り込みイベントが発生したときなど)が

注7:サンプリングタイミングの作り方や、A-D 変換の方法は、それぞれのシステムで独自の方法を選択してほしい(リアルタイム OS は必須条件ではない). 大事なことは、純粋仮想関数である GetSignalData()を再定義し、その中でサンプリングタイミングを作り、入力データを得る処理を行う、または、それらの処理を行う関数を呼ぶことである。

あります(リスト9、前頁).

このような場合に、CMeasureSignal クラスの公開されたメンバ関数を呼ぶためには、イベントの発生を受けた関数(Cの関数かもしれない)が CMeasureSignal クラスのインスタンスのポインタを知らなければ、公開されたサービスを呼ぶことはできません。

しかし、サービスを呼ぼうとしている関数が C の関数で C コンパイラでコンパイルするような場合は、C++ のオブジェクトポインタを受けることはできません。

このような場合は、クラスのインスタンスをスタティックに生成し、生成したインスタンスのメンバを呼ぶためのグローバルなダミーのCの関数を用意して、それらの関数を通して、インスタンスのメンバを呼ぶようにします。こうしておけば、純粋なCの関数からC++のクラスメンバを呼び出すことが可能になります(ラッピング)。

9. 考察

フィルタの再検討について

今回の例では 4.3Hz のハイカットフィルタを採用しましたが、システムに対する要求が変化し必要とされる信号の周波数成分が変化したら、CHighCutFilterTypeC や CHighCutFilter TypeD といった検討用の派生クラスを作って、仮想システム上で動作を確認し実装します。ハイカットフィルタのインターフェースが同じであれば、派生クラスのみを追加すればよいので、新しいフィルタを安心して試すことができます。CMeasure Signal クラスを使用するユーザーがフィルタが変わったことで考慮しなければいけないのは、ハイカットフィルタの遅れ時間だけです。なぜなら、フィルタを再設計すると、フィルタの遅れ時間だけです。なぜなら、フィルタを再設計すると、フィルタの遅れ時間はたいてい変わってしまうからです。この遅れ時間を得

コラム2 組み込みシステムへ オブジェクト指向設計を導入することについて

組み込みシステムにおいて、これまでC言語でシステムを構築してきたプロジェクトチームがオブジェクト指向設計を導入するかどうかは、悩むところだと思います。その判断材料のために、今回の信号計測への導入例に絞ってメリット、デメリットをあげてみました。

● メリット

- のシステムの重要なソフトウェア機能について、積極的かつ安全 に新しい機能入れ替えを行うことができる
- ② 実機での動作をパソコンによるシミュレーション環境で確認で きる
- ③ C++ を使うことで、機能モジュールのクラスによる切り分けや、 外部に公開したくない変数や関数の隠蔽、外部とのインターフェースの明確化が可能になる

● デメリット

- CPUのパフォーマンスおよび使用するメモリ資源が、わずかながらC言語で書かれたシステムより増加する
- ② 実績のある C 言語で作成した資産がある場合、一部再設計する 必要がある
- ③ オブジェクト指向設計 (とくに C++ 言語) を学習するのに時間 がかかる
- ◎ オブジェクト指向設計(新しい試み)を導入する際の許可または プロジェクトメンバからの賛同を得ることが難しい

* *

このようなメリット、デメリットを秤にかけて、デメリットのほうが大きいと感じる場合は、オブジェクト指向設計の導入を慎重に考えたほうがよいかもしれません。そのようなときは、今回の例のようにシステムの一部についてオブジェクト指向設計を実施してみるのがよいでしょう。

また、デメリット③の「C++言語を学習するのに時間がかかる」は現実的には大きな問題です。たいていは誰でも、新しい技術を身につけることを嫌がるからです。しかし、時代の流れはオブジェクト指向設計に大きく傾いているので、その技術を習得しやすい環境はすでにあります。次のような手順で学習すれば、比較的短期間にオブジェクト指向プログラミングの技術を身につけることができるでしょう。

● オブジェクト指向プログラミングの学習手順

- Visual C++ や C++ Builder の入門書,付属のチュートリアルを使って、まず実際に自分で C++ のプログラムを書いてみる
- ② C++ の基本概念をきちんと理解する(参考書『C++ プログラミングスタイル』など)
- ③ C++ 特有の機能や制限を学習する(参考書『改訂 C++ のからくり』など)
- ④ ターゲットシステムで使用する CPUの C++ コンパイラの制限 事項をよく読む(参考書: コンパイラマニュアル)
- ⑤ オブジェクト指向設計におけるデザインパターンを学び、ターゲットシステムのどの部分に利用するかを考える(参考書『オブジェクト指向設計におけるデザインパターン』など)

k *

このように学習のパターンを作り、日程をスケジューリングしてしまえば、短期間で C++ の基本を学ぶことが可能だと思います。オブジェクト指向プログラミングの学習期間を設定せずに、直接設計を始めるのは危険です。なぜなら、そのようなアプローチでは C++ の良い点を取り入れることができなかったり、つまずいたときにどこが悪いのかがわからないからです。

また、Visual C++ や C++ Builder を使いこなして充実した仮想システムを作るには、この学習パターンだけでは足りません.書店にあるたくさんの参考書籍の中から自分の能力にあったものを探してきて読むことが必要です.

オブジェクト指向 を使った 。 。 リアルタイム信号計測システムの開発

るサービスをあらかじめ用意し考慮するようなシステムにして おけば、どのようなフィルタを設計してもフィルタの派生クラ ス以外の部分を変更する必要はまったくありません.

システムの中の重要な機能モジュールを分離し、基底クラス、派生クラスの関係を作っておけば、このように他の部分への影響を考えることなく、新しい試みを安全に試すことができます.

● CPU の変更について

仮想システムから実システムへの移行が成功したら、実装するターゲットシステムの CPU が変更になっても、クラス化した部分のコンポーネントは新しい CPU への移行も可能なはずです。このとき変更が必要なのは、CBehaviorOnReal System クラスに相当する部分だけです。このクラスは CBehaviorOnSystem クラスの派生クラスになっているので、CBehaviorOnReal SystemA や CBehaviorOnReal SystemB を新たに作り、実システムに依存する部分以外の機能をさまざまなプラットホーム間で共有することも可能でしょう。

C言語でオブジェクト指向プログラミングを行うこと について

C++ 言語が使える8ビット、16ビット、32ビットのCISC CPUは、まだ少ないと思います。しかし、オブジェクト指向プログラミングの特徴である継承を使わないと、今回のデザインパターンを実現することはできません。日立製作所のCPUであるH8Sと日立純正のコンパイラはC++ に対応していますが、他のメーカーのCPUでもC++ への対応が可能になってほしいと思います^{注8}.

システムの一部だけにオブジェクト指向プログラミングを使用することについて

組み込みシステム全体のソフトウェアを全部 C++ で書くことが、現時点で最良な選択肢であるとは思いません。それは、過去の C で作成したソフトウェア資産の流用の必要性や、オブジェクト指向プログラミングを行うことのできる組み込み系のソフトウェア技術者の育成が間に合わないことがよくあるからです。また、C 言語で実現できるシステムを C++ 言語に置き換えることで、若干のメモリ資源の増加や、CPUパフォーマンスの

注8:京都マイクロコンピュータ(株)の C/C++ コンパイラ" exeGCC "が組 み込み系のいくつかのマイコンに対応している. 増加の影響は避けられないでしょう。メモリ資源やCPUパフォーマンスがすでにギリギリの状態のシステムでは、システム全体をオブジェクト指向設計することが許されない場合もあると考えられます。

また、実機上のデバッグで継承した派生クラスの中の変数をチェックする際に、デバッガには従来のC言語では必要のなかった名前マングリングを使って実際に使われている変数のありかを探し出さなければならないため、デバッガシステムには新しい機能が要求されます。Visual C++ やC++ Builder には当然用意されているこの機能が、ICE には用意されていない場合もあります

おわりに

オブジェクト指向のデザインパターンである「Template Method パターン」と「Strategy パターン」を使って、信号計測におけるフィルタの検討と、実装前のシミュレーションの実現、およびリアルシステムへのスムースな移行を実現しました。

この手法は、リアルタイム組み込みシステムのきびしい制約 条件を十分に理解したうえで、オブジェクト指向設計をどのよ うに利用できるかを検討した一例です。

また、この方法は、組み込みシステムの安全性や信頼性をビジュアルな方法で確認できるだけでなく、一般向けの Visual C++ や C++ Builder などの安価な開発環境および、それらに関する書籍や、フリーのクラスライブラリなどを活用できるために、組み込み系の高価な開発環境に頼ることなく安価に検証が行えるという利点もあります。

この例を通じて、ご自分の組み込みシステムの中の何を「オブジェクト」としてとらえ、どの部分にデザインパターンを利用するのかを考えていただきたいと思います^{注9}.

参考文献

- 1) 渡辺博之,渡辺政彦,堀松和人,渡守武和,『組み込みUML(eUMLによるオブジェクト指向組み込みシステム開発)』,(株)翔泳社
- 2) 山下浩, 黒羽裕章, 黒岩健太郎, 『C++プログラミングスタイル』, (株) オーム社
- 3) Erich Gamma, Richard Helm, Ralph Johnson, John Vlaissides 共著, 本位田真・/吉田和樹 監訳,『オブジェクト指向のおける再利用のため のデザインパターン』, ソフトバンク(株)
- 4) スティーブン・R・デイビス著、瀬谷啓介訳、『改訂 C++ のからくり』, ソフトバンク(株)

さかい・よしお/まつざわ・わたる

Interface BackNumber

(11月号)

では、 徹底解説!ARM プロセッサ



12月号

多国語文字コード処理&国際化の基礎と実際

CQ出版社 ∞170-8461 東京都豊島区巣鴨1-14-2 販売部 ☎(03)5395-2141 振替 00100-7-10665

注9:本稿で解説したサンプルプログラムは、本誌 Web ページの「ダウンロードのページ」(http://www.cqpub.co.jp/interface/download/contents.htm) からダウンロードできる。また、次の本誌 2003 年2月号付属 CD-ROM「InterGiga No.29」にも収録する予定。

人为为一个帮助的見聞錄至

今月の常識

ヘッドホンでも 5.1ch バーチャルサウンドをコードレスで楽しもう

■ 広畑由紀夫

☆パイオニアより Xbox デザインモデルの「ディジタルコードレスサラウンドヘッドホン」が発売された。 先行してソニーからも同様の製品が発売されている。今回はそれらの比較検討と、ソニー製ディジタルコードレスサラウンドヘッドホンを購入し、実体験してみることにした。

★ Xbox デザイン、ディジタルコードレスサラウンド ヘッドホン「SE-XB1」

パイオニアから発売された「SE-XB1」は、Xbox とのデザインの統 感や、その利便性からとてもよくできた製品だと思います。とくに価格帯も4万円台と、先行して発売されたソニーの「MDR-DS8000」よりも安く、5.1ch を楽しむことができるのが魅力です。

仕様上の詳細では明記されていませんが、DTS-ESの再生はおそらく 5.1ch の互換モードで再生しているのでしょう。実際に 6.1ch サラウンドシステムで聴くのではなく、バーチャルサラウンドヘッドホンとして仮想的に聴いているわけですから、値段から考えても Xbox に DVD 再生キットをつけて DVD を楽しんだり、Xbox でゲームをプレイする際の効果などを得られることは非常にお得だと思います。

S端子とバーチャルサラウンドヘッドホンで深夜に映画を楽しんだり、映画を観たらそのままゲームを楽しむなど、コードレスであることの利点は非常に高いと思います。赤外線を使ったコードレスなので無線ほどではないのですが、映画を見ている最中に飲み物を取りに行くときも移動するためにヘッドホンを外さなくても済む、ソファで寝そべっているときに寝返りを打つなどでコードに引っ張られることがないという点は、深夜ぐらいにしか映画を観たり、ゲームをプレイする時間のない人に、快適な環境を提供してくれることでしょう。

● ディジタルサラウンドヘッドホンシステム 『MDR-DS8000』

2001年11月にソニーから発売された「ディジタルサラウンドヘッド ホンシステム」です。この製品のいちばんの売りは6.1ch バーチャルサ ラウンドです。センターサラウンドスピーカのシミュレーションで、音 の定位の向上がとてもよく図られています。とくに、アクション映画 の DVD を DTS で再生するときに、その効果がよく出ています。

そのほかには、Gyrotrak 機能で横を向くと、頭の動きをトレースして前方の音が横から聞こえるようになるという、音の再生方向を外部スピーカで再生しているように聴くことができるオプションが気に入っています。今回は、5.1ch と 6.1ch の音の定位効果を調べるのにとくに役立ちました。

● DTS の 5.1 ch/6.1 ch バーチャルサラウンド効果 今回, DTS フォーマットで提供されている「BEHIND ENEMY LINE」の DTS トラックを, DOLBY DIGITAL, DTS 5.1, DTS 6.1 の各バーチャルサラウンドで実際に聴いてみました。

部屋にスピーカを置いている のではなく、あくまでもヘッド ホンで仮想的に再現されている わけなので、6.1ch と 5.1ch の違 いは、はっきり識別しにくいも のの、DTSトラックの映画を再



〔写真1〕MDR-DS8000



生したときの音の方向性については、個人差はあるにしても効果は出ていると思いました。Gyrotrackモードで、5.1chと6.1chを切り替えながら音の定位を360度ぐるりと回りながら聴いてみると、そうした細かな点が実際に感じやすいと思いました。5.1chでは、後方からの音の定位がややぼやけたように感じたので、6.1chの効果は確かにあると思います。

ただ、6.1chのバーチャル効果を本格的に体験できるようになるには、DTS-ESディスクリートでソフトが提供されるまで、効果がいま一つ薄い感じです。

• 購入の決め手

筆者は、おもに DVD の再生をメインにおいて購入を考えたので、6.1ch バーチャルサラウンドの MDR-DS8000 を購入しましたが、Xbox でのゲームプレイと DVD 再生を考えるのであれば、SE-XB1 はとてもお得だと思います。 金額的に見ても MDR-DS8000 を購入するなら、Xbox と SE-XB1 がセットで買えてしまうくらいの価格 (9月末時点での比較) ということも重要だと思います。

実際に、DTS5.1chモードで、XboxでのDVD再生を行ってみましたが、さすがに専用DVDプレーヤがいらないくらいに鮮明で、DTSサウンド効果もヘッドホンとしては素晴らしいものでした。SE-XB1はXboxでのプレイ用にチューニングされているという発表からも、Xboxと組み合わせての使用に適しているものと思われます。

近年のサウンドの高品質化にしたがって、これからももっと高品位かつ多用途のサラウンドヘッドホンなどが発売されてくることでしょうし、また組み込みでのサウンド関連での光ディジタル端子搭載がもっと利用されはじめる日も近いのかもしれません。

ひろはた・ゆきお OpenLab.

HEREE

プロセッサコア 「Xtensa」によるソフトウェア主体の設計手法 (後編)

コンフィギュラブルプロセッサ 「Xtensa」を使ったFIRフィルタの高速化 永峰 腺

命令の種類やバス幅,動作クロックなどの要素をニーズにあわせてカスタマイズ可能なプロセッサコア「Xtensa」〔開発・販売: テンシリカ(株)〕について,前編(本誌 2002 年 12 月号) では概要を解説した。後編となる今回は, Xtensa を使った FIR フィルタ の高速化についてくわしく解説する。



FIR フィルタの高速化

一般的に 16 ビットのデータを扱う FIR フィルタの C 言語によるプログラムは、 y スト1 のようになります。ここではタップ数を 256 個として記述しています。x[i] とy[i] を乗算し ans に加算する処理になります。

1.1 Mac16 オプション

Xtensa の命令オプションに Mac16 (積和演算器) オプションがあります。このプログラムを Mac16 オプションを追加した Xtensa 用にコンパイルすると、**リスト2** のようなアセンブラコードが出力されます。

積和演算をループさせるために、Xtensa のハードウェアループで構成されたゼロオーバヘッドループを使用して7行目の1oopnez 命令が実行されます。ループ終了後に1にジャンプするので、ここでは全部で1つの命令が一つのループで実行されます。命令は1のように実行されます。

実際にデータフローを**図2**(次頁)に沿って確認してみます. T1で 116ui 命令が実行されます. これはアドレスレジスタのポイントするメモリ領域から 16 ビットデータをアドレスレジスタにロードする命令です. ここでは a2 がポイントする領域のデータを a5 にロードしています. しかし,Xtensa のロード命令は 2 サイクル命令であるため,T1 ではデータがロードできず T2 でロードされます. T2 ではもう一方の 16 ビットデータを a3 のポイントする領域から a4 にロードしています. 次の mula.aa.11

〔リスト 1〕 16 ビットのデータを扱う FIR フィルタ のCプログラム

int {	fir org(short *x, short *y)
	int i;
	int ans:
	ans = 0;
	for(i=0;i<256;i++) ans += x[i] * y[i];
}	return(ans);

〔リスト 2〕 Mac16(積和演算器)オプション

		,
1	<fir org=""></fir>	
2		entry al, 32
3		movi.n a6. 0
4		wsr a6, 16
5		movi a4, 256
6		nop.n
7		loopnez a4, L1
8		116ui a5, a2, 0
9		116ui a4, a3, 0
10		mula.aa.11 a5, a4
11		addi.n a3, a3, 2
12		addi a2, a2, 2
13	L1:	
14		rsr a2, 16
15		retw

命令が T_3 で実行されるはずですが、 T_3 では a_4 のデータがロードされていません。したがって、X tensa はこの命令を実行できないために stall します。プログラムとしては nop などを入れる必要はなく、X tensa のハードウェアがケアします。したがって、 T_4 で mula. aa. aa.

Stens

6サイクルで一つの積和演算を実行できることになります。実は Mac16 オプションを追加した Xtensa の拡張 ALU にある乗算器は、1サイクルで積和演算を可能にする構成になっています。しかし、ここではあえて FIR フィルタ演算を高速化するための TIE 命令を設計しながら「どのようにして処理能力の高い命令を設計するか」を説明します。

1.2 TIE 命令による積和演算器


最初に、積和演算を行うための TIE 命令を設計します。前節で出力されたコンパイル結果をもとにして命令を作成します。積和演算に必要な命令は、二つの 16 ビットデータのロード、乗算、アキュムレータへの加算、アドレスポインタのインクリメントとなります。また、データを保持するためのリソースをアドレスレジスタにするか、ステートレジスタにするか、あるいは TIE 命令用拡張レジスタファイルにするかを決定しなければなりません。

〔図1〕コンパイラによるコードの実行フロー

	コンハインによるコートの	天1] ノ 🛚 一
Cycle Count		
0	116ui	
1	116ui	
2	(stall)	1st loop
3	mula.aa.11	
4	add.n	
5	add	
6	116ui	
7	116ui	
8	(stall)	2nd loop
9	mula.aa.11	Ziid 100p
10	add.n	
11	add	
12		



〔図 2〕 Mac16 命令によるパイプラインデータフロー動作



ここでは拡張性を考慮してステートレジスタを使用して設計します. 図3のような構成を考えます。命令はステートレジスタ data0 と data1 にデータをロードする命令, ステートレジスタ data0 と data1 を乗算し結果を rdata に保持する命令とアキュムレータ acc32 に rdata の値を加算する命令が必要になります。必要なステートレジスタの定義をしなければなりません.

state data0 16


state datal 16

state rdata 32

state acc32 32

次にこれらのステートレジスタをデバッグ時に可視化できるようにユーザーレジスタに次のようにして割り当てます.

〔図 3〕 TIE 命令による積和演算 モジュールブロック図



user_register DATAO 0 {data0[15:0]}

user_register DATA1 1 {data1[15:0]}

user_register RDATA 2 {rdata[31:0]}

user_register ACC32 3 {acc32[31:0]}

メモリからのロード命令を設計するためにインターフェース 信号の定義が必要です。これはロードするデータ幅に合う信号 名を定義します。16 ビットデータを扱うため、16 ビット幅のインターフェース信号とアドレス用のインターフェース信号が必要になります。次のように記述します。

interface VAddr 32 core out

interface MemDataIn16 16 core in

設計する命令に必要なリソースの定義ができました。次に、実際に必要な命令をロード命令から設計します。

opcode 1data0 op2=4'b0000 LSCX

opcode ldata1 op2=4'b0001 LSCX

命令名は 1data0 と 1data1 とします。ここで、メモリアクセス用に使用できる sub-opcode クラスは LSCX (あるいは LSCI)です。iclass $^{\pm 1}$ の定義は、ステートレジスタの入出力を 3番目の{}に定義します。また、メモリとのインターフェース信号を次の4番目の{}に定義します。次のように記述します。

iclass 1d0 {1data0} {in ars} {out data0}

{out VAddr, in MemDataIn16}

iclass 1d1 {1data1} {in ars} {out data1}

{out VAddr, in MemDataIn16}

命令機能内容は、アドレスレジスタでポイントしているメモリ領域から 16 ビットのデータをロードするので、**リスト3**のように定義できます.

注1:iclass section で最初に記述する{}のない名前はグループ名.命令の入出力が同じ命令は、グループ化して記述できる。たとえば、Xtensaの実際の命令では add 命令、sub 命令、and 命令や or 命令のように、アドレスレジスタを二つ入力して一つ出力する命令群のようなものを一つのグループにできる。

〔リスト3〕命令機能内容

```
reference ldata0 {
    assign VAddr = ars;
    assign data0 = MemDataIn16;
}
reference ldata1 {
    assign VAddr = ars;
    assign data1 = MemDataIn16;
}
```

〔リスト4〕ロードのタイミング定義

```
schedule 1d0 {1data0) {
    def data0 2:
}
schedule 1d1 {1data1) {
    def data1 2:
}
```

〔リスト 5〕乗算結果をrdataに保持する

```
opcode multie op2=4'b0000 CUST0

iclass mlt {multie} { } { out rdata, in data0, in data1}

reference multie {
    wire s = 1'b1;
    wire [31:0] sum0 = TIEmul(data0, data1, s);
    assign rdata = sum0;
}
```

〔リスト 6〕アキュムレータ acc32 に rdata を加算する命令

```
opcode addacc op2=4'b0001 CUST0
iclass ada {addacc} { } {inout acc32, in rdata}
reference addacc {
    assign acc32 = acc32 + rdata;
}
```

ところが、Xtensaのロード命令は2サイクル命令^{注2}であるため、ステートレジスタ data0 と data1 のロードのタイミングを 定義しなければなりません。ここでは2サイクルであるため**リスト4**のように定義できます。

次に、data0 と data1 の乗算結果を rdata に保持する命令を設計します(リスト5). ここで、iclass の定義でオペランドを使用しないでステートレジスタのみ定義する場合には、オペランド用の $\{\}$ は省略できません。また reference では TIEmul という、Xtensa のビルトインモジュール $^{\pm 3}$ を使用します.次は、アキュムレータ acc32 に rdata を加算する命令を設計します(リスト6). 以上で命令設計ができました.続いて、命令を Cソース上に組み込みコンパイルします(リスト7).リスト8 のようなアセンブラコードに展開されます.

実際に、データフロー(図4)を確認し何サイクルで積和演算

〔リスト7〕命令をCソース上に組み込みコンパイル


```
int fir tie1(x, y)
                                              ldata0(x):
       short *x;
       short *y;
                                              ldatal(y);
                                              multie():
       int i;
                                              addacc();
                                              x++:
       WPDATA(0):
                                              y++;
       WACC32(0):
       /* Calculation of FIR
                                        return(RACC32());
                     filter */
                                1
       for(i=0;i<TAP;i++)
```

〔リスト8〕展開されたアセンブラコード

1	<fir tie1="">:</fir>	9	ldata1 a3
2	entry al, 32	10	addi.n a2, a2, 2
3	movi.n a4, 0	11	addi a3, a3, 2
4	wpdata a4	12	multie
5	wacc32 a4	13	addacc
6	movi a4, 256	14 L1:	
7	loopnez a4, L1	15	racc32 a2
8	ldata0 a2	16	retw
1		1	

が実行されているか確認します。ループは**リスト8**の8行目の 1data0命令から 13行目の addacc命令までの6命令です。T1 で 1data0命令が実行されて a2 でポイントされたデータを adata0に、そして a2 で a3 でポイン

〔図 4〕パイプラインデータフロー動作(1)-



注2:Xtensaのロード命令は2サイクル命令として実行されている。最初の実行サイクルステージでアドレス演算を行い、次のサイクルでデータのロードが完了する。

注3:TIE 命令を設計する際に、Xtensa のオプショナル命令と同等のハードウェアで構成されたビルトインモジュールがある。現在用意しているビルトインモジュールは乗算器、積和(差)演算器、キャリイン付加算器とキャリセーブ加算器。

トされたデータを data1 にロードします。 T_3 では addi が実行されポインタ a2 のアップデートが実行されます。addi 命令は ldata1 で出力される data1 を使用しないため、パイプラインは stall しません。 T_4 で a3 のアップデートが実行されます。 T_5 では data0 と data1 はすでにロードされているため、multie 命令が実行されます。 T_6 ではアキュムレータへの加算命令が実行されます。以降、同様のデータフローで積和演算が実行され。 T_6 サイクルで一つの積和演算が実行されることになります。

1.3 アドレスアップデート付き積和演算器

前節ではアドレスのアップデートをコンパイラが出力したコード処理させる命令を作成しました。ところが、データのロードを行いながらポインタのアップデートを実行できれば、1積和演算に必要なサイクル数が軽減できます。そこで、ロード命令にアドレスのアップデート機能を追加します。アドレスのアップデートは、一つのデータが16ビットのshort型であることから2バイト分インクリメントすればよいことになります。図5のような構成を考えます。前節の命令との違いは、1data0と1data1のポインタ用アドレスの定義のみとなります。動作としては、アドレス用のポインタを2バイト分インクリメントして返せばよいことになります。したがって、iclassのアドレスレジスタの入出力が次のように変更されます。

iclass 1d0 {1data0} {inout ars} {out data0}
{out VAddr, in MemDataIn16}


iclass 1d1 {1data1} {inout ars} {out data1}

{out VAddr. in MemDataIn16}

ars が inout と定義されることで、命令実行後に更新されることになります。次に命令機能の変更があります。1data0と1data1命令で2バイト分アドレスを更新しなければなりません。リスト9のように定義できます。

一方,アドレスレジスタの更新は1サイクルで実行できれば 効率が良いため,スケジュールの変更も行います(**リスト10**).

〔図5〕アドレスアップデート付積和演算モジュールブロック図



以上で変更が終了しました. 続いて TIE 命令を C ソース上に 組み込み, コンパイルします. このとき, すでにアドレスのアップデートはロード命令に組込まれているためポインタの更新は, **リスト 11** のように必要ありません. **リスト 12** のようなアセンブラコードに展開されます.

実際に、図6のデータフローを確認し、何サイクルで積和演算が実行されているかを確認します。ループはJスト 12 の 8 行目の 1 data 0 命令から 11 行目の addacc 命令までの 4 命令です。T1 で 1 data 0 命令が実行されて 1 a2 でポイントされたデータを 1 data 1 命令が実行されて 1 でポイントされたデータを 1 なに 1 で 1 data 1 命令が実行されて 1 でポイントされたデータを 1 なな 1 で 1 data 1 命令が実行されて 1 でポイントされたデータを 1 data 1 にロードし、1 のポインタ値をアップデートします。1 で 1 で

高速化を考える場合には、命令をSIMD化する手法と、複数の命令機能を1命令に統合してデータフローをパイプライン化する手法があります。最初に命令のSIMD化での高速化を行い、次に機能パイプライン化命令を設計する方法です。

1.4 SIMD 命令による高速化

命令を SIMD 化し演算器を増すことでフィルタの高速化を行います. この手法はさまざまなアプリケーションに応用できます. とくに, データのロードストアのバンド幅を上げることでデ

〔リスト9〕命令機能の変更


```
reference ldata0 {
    assign VAddr = ars;
    assign data0 = MemDataIn16;
    assign ars = ars + 2;
}
reference ldata1 {
    assign VAddr = ars;
    assign data1 = MemDataIn16;
    assign ars = ars + 2;
}
```

〔リスト 10〕 スケジュールの変更

〔リスト 11〕TIE 命令を C ソース上に組み込んでコンパイル

〔リスト 12〕展開されたアセンブラコード

1 <fir tie2="">:</fir>		8		1data0	a2
2	entry al, 32	9		ldatal	a3
3	movi.n a4, 0	10		multie	
4	wpdata a4	11		addacc	
5	wacc32 a4	12	L1:		
6	movi a4, 256	13		racc32	a2
7	loopnez a4, L1	14		retw.n	



ータのロード/ストアの回数を減らし、データのスループットを 上げることができます。Xtensa の TIE 命令の強力な機能の一部 といえます。

• 2並列 SIMD の積和演算器

FIR フィルタのように連続したデータを積和演算するようなアプリケーションでは、SIMD 命令を容易に設計できます.積和演算で扱うデータは 16 ビットの short 型です.二つの連続したデータでは合計 32 ビットとなります.つまり 32 ビットデータを取り込めば、二つの short 型データを取り込むことができます.これを一つの命令で二つの積和演算が実行できるようにすることで、2 並列 SIMD 演算が実行できます.図7のような二つの積和演算を実行できる命令を作成します.ロード命令にはアドレスのアップデート機能を追加します.アップデートの値は二つの short 型分の 4 バイトのインクリメントになります.ステートレジスタでの定義は data0 と data1 は 32 ビットとなり、アキュムレータは acc_0 と acc_1 の二つを用意します.

state data0 32

state data1 32

state acc_0 32

state acc_1 32

それぞれをユーザーレジスタに定義します.

user_register 0 data0


user_register 1 data1

user_register 2 acc_0

user_register 3 acc_1

32 ビットのデータをメモリからロードするため、インターフ

〔図7〕2 SIMD の積和演算モジュールブロック図・



ェース信号を32ビットで定義します。

interface VAddr

32 core out

incr

interface MemDataIn32 32 core in

最初にロード命令を設計します.

opcode 1data0 op2=4'b0000 LSCX

opcode 1data1 op2=4'b0001 LSCX

iclass ではインターフェース信号は32ビットを使用します.

iclass 1d0 {1data0} {inout ars} {out data0}

{out VAddr, in MemDataIn32}

iclass 1d1 {1data1} {inout ars} {out data1}

{out VAddr, in MemDataIn32}



〔リスト13〕機能定義

reference ldata0 { assign VAddr = ars; assign data0 = MemDataIn32; assign ars = ars + 4; } reference ldata1 { assign VAddr = ars; assign data1 = MemDataIn32; assign ars = ars + 4; }

〔リスト14〕2サイクル命令

〔リスト 16〕2 並列の SIMD の積和演算命令

```
int fir tiell(x, y)
                                         for(i=0:i<128:i++)
        short *x;
        short *y;
                                                 ldata0(x):
                                                 ldata1(y);
        int i:
                                                 macx02():
        int ans;
        WURO(0):
                                         ans = RIIR(2) + RIIR
        WUR1(0):
                                                           (3):
        /* Calculation of FIR
                                         return(ans):
                    filter */
```

機能定義では二つの short 型データを演算に使用するためアドレスのインクリメント値が 4 になります(リスト 13).

メモリからのロード命令であるから2サイクル命令となります (リスト14).

次に積和演算の命令です.

opcode macx02 op2=4'b0000 CUST0

ここでは乗算と加算を一つの命令で設計します. iclassではアキュムレータが増えるので、次のようになります.

〔図8〕パイプラインデータフロー動作(3)

```
T1
                                                       T3
                                                                          T4
                                                                                            T5
                                                                                                               T6
                                                                                                                                  T7
                                           data0
Idata0
                          load
                         a 2
                 incr
                                                             data1
ldata1
                                             load
                                           аЗ
                                    incr
 (stall)
                                                                                                   acc
                                                                                                        n
                                                                                            add
mac02
                                                                         mul
                                                                                 acc 0
                                                                                            add
                                                                         mul
                                                                                                                                        data0
Idata0
                                                                                                                       load
                                                                                                              incr
ldata1
                                                                                                                                          load
                                                                                                                                         a3
                                                                                                                                 incr
```

〔リスト 15〕命令の機能

〔リスト17〕アセンブラコード


<fir tiel1=""></fir>	9	ldatal a3
entry al, 32	10	macx02
movi.n a4, 0	11 L1:	
wur0 a4	12	rur2 a4
wurl a4	13	rur3 a2
movi a4, 128	14	add.n a2, a4, a2
loopnez a4, L1	15	retw.n
ldataO a2		
	entry al. 32 movi.n a4, 0 wur0 a4 wur1 a4 movi a4, 128 loopnez a4, L1	entry al, 32 10 movi.n a4, 0 11 L1: wur0 a4 12 wur1 a4 novi a4, 128 14 loopnez a4, L1 15

iclass mc2 {macx02} { } {inout acc_0,

inout acc_1, in data0, in data1} 命令の機能は**リスト 15** のようになり、ここでは Xtensa のビルトインモジュール TIEmac を使用して設計します。2 並列なので、積和演算器が二つ塔載されます。

macx02命令は、2サイクル命令(命令実行機能を2分割するにはRTL合成時にリタイミング機能を必要とする)で設計します。2サイクル命令にすることで2サイクル目を実行している間に次のロード命令を実行することができます。またアキュムレータに加算するタイミングは2サイクル目で問題ないために、次のように、acc_0とacc_1の入力は2サイクル目で、出力も2

〔図 9〕 4SIMD の積和演算モジュール ブロック図



サイクル目で定義することができます。

```
schedule mc2 {macx02} {
use acc_0 2;
use acc_1 2;
def acc_0 2;
def acc_1 2;
}
```

以上で2並列のSIMDの積和演算命令が設計できました。CソースコードはJスト16のようになります。

2 並列 SIMD のため、ループ回数は半分の 128 回となります。 また、ループ計算が終了した後 acc_0 と acc_1 の内容を加算 しなければなりません。 **リスト 17** のようなアセンブラコードに 展開されます。

実際に、図8のデータフローをもとにし、何サイクルで積和 演算が実行されているか確認します。ループはJスト 17 の8行目の 1data0 命令から 10 行目の macx02 命令までです。T1でa2 のポイントするデータを data0 にロードし、a2 のアドレスをアップデートします。続いて T2 でa3 のポイントするデータを data1 にロードし a3 のアドレスをアップデートします。 data1 が T3 でロードされるため、macx02 命令は T4 で実行されます。T5 で macx02 命令の加算部分が実行されますが,同時に T5 で T5 で

• 4並列 SIMD の積和演算器

ここでは、積和演算を4並列 SIMD にした場合どのようになるか考えてみます。4並列 SIMD ということで、short型が四つで64ビットの連続したデータが必要になります。Xtensa の場合、PIF (Peripheral Interface)を64ビット以上の構成にするこ

とで 64 ビットのメモリアクセスが可能になります. この特徴を生かして 4 並列 SIMD の命令を設計します (リスト 18). 図 9 のような四つの積和演算を実行できる命令を作成します. ステートレジスタの定義は, data0 と data1 は 64 ビットで定義されます. またアキュムレータは 4 並列のため, 四つ必要です.

```
state data0 64
state data1 64
state acc_0 32
state acc_1 32
state acc_2 32
state acc_3 32
```

ここでユーザーレジスタに定義しますが、ユーザーレジスタに 定義できるビット数は32ビット^{注4}までです。したがって、**リスト19**のように data0と data1 は分割して定義します。もちろん、すべてのステートレジスタをゼロクリアできる命令を設計することもできますが、ここではユーザーレジスタで定義することでアクセス可能になる専用命令を使用します。

次に64ビットのデータをメモリからロードする命令を設計す

〔リスト 18〕命令機能

注4:ステートレジスタにユーザーレジスタを定義することで、直接ステートレジスタにロード/ストアできる命令が作成される。この命令はアドレスレジスタと 直接アクセスする命令であるため、32ビットという制限が発生する。

Ktenso

「リスト 19〕 data0 と data1 は分割して定義

```
user register 0 data0[31:0]
user register 1 data0[63:32]
user register 2 data1[31:0]
user register 3 data1[63:32]
user register 4 acc 0
user register 5 acc 1
user register 6 acc 2
user register 7 acc 3
```

〔リスト 20〕機能定義

```
reference ldata0 {
    assign VAddr = ars;
    assign data0 = MemDataIn64;
    assign ars = ars + 8;
}
reference ldata1 {
    assign VAddr = ars;
    assign data1 = MemDataIn64;
    assign ars = ars + 8;
}
```

〔リスト 21〕2 サイクル命令

```
schedule 1d0 (1data0) (
def data0 2;
}
schedule 1d1 (1data1) (
def data1 2;
}
```

〔リスト 22〕スケジュール

```
schedule mc4 {macx04} {
    use acc 0 2;
    use acc 1 2;
    use acc 2 2;
    use acc 3 2;
    def acc 0 2;
    def acc 1 2;
    def acc 2 2;
    def acc 3 2;
}
```

〔リスト 23〕 4 並列の SIMD 命令

```
int fir tiell(x, y)
                                                           filter */
                                            for(i=0:i<64:i++)
        short *x:
        short *y;
                                                    1data0(x):
        int i:
                                                    ldata1(y);
        int ans;
                                                    macx04();
        WITRO (n) +
                                            ans = RUR(4) + RUR(5)
        WUR1(0):
                                                 + RUR(6) + RUR(7):
        WIIR2(0):
        WUR3(0):
                                            return(ans):
        /* Calculation of FIR
```

〔リスト 24〕アセンブラコード

```
<fir tie12>
              entry al, 32
              movi a4, 0
              wur0 a4
              wurl a4
              w11r2 a4
              wur3 a4
 8
              movi a4 64
              loopnez a4, L1
10
              1data0 a2
11
              1data1 a3
              macx04
12
   L1:
13
              rur4 a2
14
              rur5 a4
15
16
              add.n a2, a2,
17
              rur6 a4
              add.n a2, a2,
1.0
    rur7 a4
20
   add.n a2, a2, a4
    retw.n
21
```

るので、インターフェース信号も 64 ビットにしなければなりません。ここで注意しなければならないことは、Xtensa の構成で PIF 幅を 64 ビット以上にすることです。PIF 幅が 32 ビットでは 1 サイクルで 64 ビットのデータアクセスはできません $^{\pm 5}$.

interface VAddr 32 core out

interface MemDataIn64 64 core in それではロード命令を設計します.

opcode 1data0 op2=4'b0000 LSCX

opcode 1data1 op2=4'b0001 LSCX

iclass はインターフェース信号が 64 ビットのものを使用し すす

iclass 1d0 {1data0} {inout ars} {out data0}
{out VAddr, in MemDataIn64}

iclass 1d1 {1data1} {inout ars} {out data1}
{out VAddr, in MemDataIn64}

機能定義ではアドレスのインクリメント値が8に変更されます(リスト 20). メモリからのロード命令なので2サイクル命令となります(リスト 21). 次に積和演算の命令です.

opcode macx04 op2=4'b0000 CUST0

iclass はさらにアキュムレータが四つに増えるので以下のようになります.

iclass mc4 {macx04} { }

176

{inout acc_0, inout acc_1, inout acc_2,

inout acc_3, in data0, in data1}

命令機能は**リスト 21** のようになります. 4 並列なので, 積和 演算モジュールが四つになります. この命令も2 サイクル命令 にするため、**リスト22**のようにスケジュールされます。 4並列の SIMD 命令が設

4 亚列の SIMD 命令か設 計できました。 C ソースコ ードは**リスト 23** のようにな

ります. 4並列 SIMD のため, ループ回数はさらに半分の 64回 となります. また, ループ計算が終了した後 acc_0, acc_1, acc_2 と acc_3 の内容を加算しなければなりません. リスト 24 のようなアセンブラコードに展開されます.


実際に、**図10**のデータフローをもとにして何サイクルで積和 演算が実行されているか確認します.ループは**リスト 24**の 10 行 目の 1data0 命令からから 12 行目の macx04 命令までです. T1で a2 のポイントする 64 ビットデータを data0 にロードし,a2のアドレスをアップデートします. アップデートの値は四つの short 型分の 8 バイトです. 続いて T2 で a3 のポイントする 64ビットデータを data1 にロードし,a3 のアドレスを同様にアッ プデートします. data1 が T3 でロードされるため,macx04 命 令は T4 で実行されます. T5 で macx04 命令の加算部分が実行 されますが,同時に 1data0 命令が実行されます. したがって 1サイクルで四つの積和演算が実行されることになります.

1.5 機能パイプライン化による高速化


一方、積和演算器を増やすことなく性能を上げることはできないのでしょうか? この問題に対しては、一つの命令で複数の処理をさせて高速化する方法があります。この方法はデータ処理のフローがパイプライン的な動作を行います。実際にどの

注5: PIF 幅が32ビットの場合には、2回のロードを実行することで必要な64ビットデータをロードでき、4並列の演算を実行できる。このとき演算の速度は4 倍になるが、ロードの速度は2倍となる。

〔図 10〕パイプラインデータフロー動作(4)



〔図11〕3機能のパイプライン化の実行フロー



程度の効果があるか確認してみましょう。

• 3機能のパイプライン化

データのロードとアドレスのアップデートのほかに加算あるいは乗算を1命令で実行できる命令を考えてみます。ここでデータのロードには2サイクル必要であることから、動作順序を確実に追いかける必要があります。ループ中はサイクルごとにロード命令が実行されることが理想となります。そこで図11のように必ずメモリからのロード命令が実行されるように実行フローを考えてみます。一方、1data0命令のみでは、乗算命令実行時に必要なdata0を入力できません。LPOで必要なdata0

〔リスト 25〕 data0, data1 と data2 の定義

```
state data0 16
state data1 16
state data2 16
state rdata 32
state acc32 32

user register DATA0 0 {data0[15:0]}
user register DATA1 1 {data1[15:0]}
user register DATA2 2 {data2[15:0]}
user register RDATA 3 {rdata[31:0]}
user register ACC32 4 {acc32[31:0]}
```

はLP1の1data0でロードされてしまい、上書きされてしまいます。そこで新しいステートレジスタdata2を定義します。このことで必要なデータを上書きすることは回避できます。命令を設計するにあたって、どの機能が一つの命令で実行されればよいか考えてみます。1data0命令はaddacc命令と同一サイクルで実行され、1data1命令はmultie命令と同一サイクルで実行され、1data2命令はaddacc命令と同一サイクルで実行できれば、この実行フローどおりにデータが処理されます。ただし、1data1命令とmultie命令の設計時には乗算ユニットへどのデータを入力するか考慮しなければなりません。これを実際に設計します。乗算用のデータ用のステートレジスタはdata0、data1とdata2の三つをリスト25のように定義します。

インターフェース信号は、16ビットのロード命令を設計する ことから次のようになります。



interface VAddr 32 core out
interface MemDataIn16 16 core in

1data0命令とaccadd命令の組み合わせ命令を1d0add命令とし、1data2命令とaccadd命令の組み合わせ命令を1d2add命令とします。両方の命令はロード命令であるため、LSCXの領域を使用します。

opcode 1d0add op2=4'b0010 LSCX opcode 1d2add op2=4'b0011 LSCX iclassの定義は、次のようになります. iclass 10a {1d0add} {inout ars} {inout acc32, in rdata, out data0}

〔リスト 26〕命令機能

```
reference 1d0add {
    assign VAddr = ars;
    assign data0 = MemDataIn16;
    assign ars = ars + 2;
    assign acc32 = acc32 + rdata;
}

reference 1d2add {
    assign VAddr = ars;
    assign data2 = MemDataIn16;
    assign ars = ars + 2;
    assign acc32 = acc32 + rdata;
}
```

〔リスト27〕スケジュール

(リスト 29) data0 と data1 へのロード命令と acc32 に rdata を加算する 命令

```
opcode ldata0 op2=4'b0000 LSCX
opcode ldata1 op2=4'b0001 LSCX
iclass 1d0 (1data0) (inout ars) (out data0) (out VAddr, in
                                                       MemDataIn16}
iclass ldl {ldatal} {inout ars} {out datal} {out VAddr, in
                                                       MemDataIn16}
reference 1data0 {
       assign VAddr = ars;
assign data0 = MemDataIn16;
       assign ars = ars + 2;
reference 1data1 {
       assign VAddr = ars;
        assign data1 = MemDataIn16;
        assign ars = ars + 2;
)
schedule 1d0 {1data0} {
        def data0 2;
1
schedule 1d1 {1data1} {
       def data1 2:
}
opcode addacc op2=4'b0010 CUSTO
iclass ada {addacc} { } {inout acc32. in rdata}
reference addacc {
       assign acc32 = acc32 + rdata;
```

```
{out VAddr, in MemDataIn16}
iclass 12a {1d2add} {inout ars}
```

{inout acc32, in rdata, out data2}

{out VAddr, in MemDataIn16}

命令機能は**リスト 26** のようになります. schedule は**リスト 27** のようになります.

次に 1data1 命令と multie 命令の組み合わせ命令では乗算 ユニットへの入力を考慮しなければなりません. data0 と data1 の乗算と data1 と data2 の乗算です。それぞれの命令を 1d1m10 命令と 1d1m12 命令とします。

〔リスト 28〕命令機能の内容

```
reference ldlm10 (
    assign VAddr = ars;
    assign data1 = MemDataIn16;
    assign ars = ars + 2;

    wire s = 1'b0;
    wire [31:0] sum0 = TIEmul(data0, data1, s);
    assign rdata = sum0;
}

reference ldlm12 (
    assign VAddr = ars;
    assign data1 = MemDataIn16;
    assign ars = ars + 2;

    wire s = 1'b0;
    wire [31:0] sum0 = TIEmul(data2, data1, s);
    assign rdata = sum0;
}
```

(リスト30) semantic

〔リスト31〕Cソースコード

```
int fir tie3(x, y)
                                         for(i=0;i<128;i++)
        short *x:
        short *y;
ſ
                                              1d2add(v):
        int i:
                                              1d1m10(x):
                                              1d0add(v):
        WPDATA(0);
                                              1d1m12(x):
        WACC32(0):
                                         addacc():
        /* Calculation of FIR
                     filter */
                                         return(RACC32());
        ldata0(y);
        ldata1(x):
```


opcode 1d1m10 op2=4'b0100 LSCX opcode 1d1m12 op2=4'b0101 LSCX iclass は次のように定義できます. iclass 1m0 {1d1m10} {inout ars} {out rdata, inout datal, in data0} {out VAddr. in MemDataIn16} iclass 1m2 {1d1m12} {inout ars} {out rdata, inout data1, in data2} {out VAddr, in MemDataIn16} 命令機能の内容は、**リスト 28** のようになります。 schedule の定義は次のようになります。 schedule 1d1 {1d1m10. 1d1m12} { def datal 2; さらに、data0とdata1へのロード命令とacc32にrdata を加算する命令が必要となります(リスト29).

以上で命令が設計できました。しかしこのままでは乗算器と アキュムレータへの32ビット加算器が2個ずつ必要になってし います. ところが、TIE 言語にはハードウェアリソースを共有 することができる semantic という section があります. これ を使用すると命令機能を reference の代わりとして、**リスト30** のように semantic を記述できます.

これでアキュムレータへの32ビット加算器と乗算器は一つに なりました. 以上で三つの機能パイプライン命令の設計ができ ました. Cソースコードはリスト31のようになります.

ループ内では二つの積和演算が実行されています。一方、ル ープに入る際の最初の1d2add命令ではアキュムレータへの加 算命令は機能しません.そこでループ後に addacc 命令を実行 しなければなりません。リスト32のようなアセンブラコードに 展開されます.

〔図12〕パイプラインデータフロー動作(5)






〔リスト32〕アセンブラコード

1	<fir tie3="">:</fir>	10		1d2add a	3
2	entry al, 32	11		ld1ml0 a	2
3	movi a4. 0	12		ldOadd a	3
4	wpdata a4	13		ld1m12 a:	2
5	wacc32 a4	14	L1:		
6	ldata0 a3	15		addacc	
7	ldata1 a2	16		racc32 a	2
8	movi a4, 128	17		retw.n	
9	loopnez a4, L1				

〔リスト 34〕iclass の定義

実際に、図12(前頁)のデータフローをもとにして何サイクル で積和演算が実行されているか確認します。ループはリスト32 の 10 行目の 1d2add 命令から 13 行目の 1d1m12 命令までの 4 命令です。T1で1d2add命令を実行します。この命令はアドレ スレジスタ a3 でポイントするデータを data2 にロードし、アド レスのアップデートを行い、アキュムレータ acc32 に乗算結果 を保持する rdata を加算する命令です。アドレスのアップデー トはT1で更新されますが、data2へのロードは次のサイクルで 実行されます。ループに入ったときの最初の1d2add命令では、 acc32とrdataが初期化されてoとなるため加算機能はダミー 処理となります。もちろん、2回目以降の1d2add命令では加算 機能が実行されます。したがって、ループ終了後に addacc 命 令が1度実行されます. T2では1d1m10命令が実行されます. この命令はアドレスレジスタ a2 でポイントするデータを data1 にロードし、アドレスのアップデートを行い、data0とdata1 の値を乗算し、結果をrdataに出力させる命令です。乗算はT2

〔図13〕4機能のパイプライン化の実行フロー



〔リスト 33〕 data2 と data3 の領域を定義

```
state data0 32
state data1 32
state data2 32
state data3 32
state rdata 32
state rdata 32
state acc32 32

user register DATA0 0 {data0[31:0]}
user register DATA1 1 {data1[31:0]}
user register DATA2 2 {data2[31:0]}
user register DATA3 3 {data3[31:0]}
user register RDATA 4 {rdata[31:0]}
user register ACC32 5 {acc32[31:0]}
```

で実行されますが、data1へのロードはT3で実行されます。つまり乗算時にはdata1の更新前の値を使用し、命令実行後にdata1が更新される動作になります。そのため、data0とdata1の値はこの命令が実行される前にロードしなければなりません。T3では1d0add命令を実行します。この命令はアドレスレジスタa3でポイントするデータをdata0にロードし、アドレスのアップデートを行い、アキュムレータacc32に前の命令で実行された乗算結果を加算する命令です。

T4では 1d1m12 命令を実行します.この命令はアドレスレジスタ a2 でポイントするデータを data1 にロードし,アドレスのアップデートを行い,data0 と data1 の 16 ビット乗算を実行します.data0 は T2 でロードが完了し,data1 は T3 でロードが完了しています.つまり 1d1m12 命令を実行する時には乗算に必要な二つのデータがすでにそろっていることになります.したがって,命令が stall することはありません.T4 でループが完了し T5 では再度 1d2add 命令が実行されます.T6 では 1d1m10 命令が実行され,乗算機能では data0 と data1 を乗算します.ここでも 1d1m10 命令を実行する際に data0 と data1 のロードは完了しています.以上のことから,4 サイクルで二つの積和演算が,つまり 2 サイクルで一つの積和演算が実行されることになります.

4機能のパイプライン化

積和演算を1サイクルで実行する際に必要な処理は、16ビット乗数と16ビット被乗数のロードと乗算と加算を機能パイプラ

イン的に実行しなければならないことです。XtensaはRISCであることから、二つの異なるメモリ領域から二つのデータをロードすることはできません。そこで視点を変えて連続する二つの16ビットデータのロード、乗算、アキュムレータへの加算を1命令で実行することで1サイクルで一つの積和演算を実行することを考えます。

演算のフローは**図13**のように1data0で32ビットの連続したデータをロードし、1data1で連続したデータをロードします。1サイクルstallし、mulhで上位16ビットの乗算を行い、mul1.addで下位16ビットの乗算とアキュムレータの加算を実行します。次にaddでアキュムレータへの加算を行います。この一連のフローにより連続した二つの16ビットデータの積和演算が二つ

〔リスト35〕命令機能

```
reference ld2mla {
                                                        wire [15:0] d1h = data1[31:16];
                                                                                                      assign rdata = sum0:
         wire [15:0] d21 = data2[15:0];
                                                        wire [31:0] tmp = rdata;
                                                                                                      assign acc32 = acc32 + tmp;
         wire [15:0] d31 = data3[15:0];
                                                        wire s = 1'h1.
                                                        wire [31:0] sum0 = TIEmul(d0h, d1h,
        assign VAddr = ars;
assign data2 = MemDataIn32;
                                                                                              reference 1d1mha {
                                                                                                      assign VAddr = ars;
                                                                                                      assign data1 = MemDataIn32;
         assign ars = ars + 4;
                                                        assign rdata = sum0:
                                                                                                      assign ars = ars + 4:
                                                        assign acc32 = acc32 + tmp:
         wire [31:0] tmp = rdata:
                                                                                                      wire [15:0] d2h = data2[31:16]:
         wire s = 1'b1:
                                                                                                      wire [15:0] d3h = data3[31:16];
         wire [31:0] sum0 = TIEmul(d21, d31,
                                               reference 1d0mla (
                                                                                                      wire [31:0] tmp = rdata;
                                                        assign VAddr = ars:
                                         s);
         assign rdata = sum0;
                                                        assign data0 = MemDataIn32;
                                                        assign ars = ars + 4;
                                                                                                      wire s = 1'b1:
                                                                                                      wire [31:0] sum0 = TIEmul(d2h, d3h,
         assign acc32 = acc32 + tmp:
                                                        wire [15:0] d01 = data0[15:0];
                                                        wire [15:0] d11 = data1[15:0];
                                                                                                      assign rdata = sum0;
reference 1d3mha {
         assign VAddr = ars;
                                                        wire [31:0] tmp = rdata;
                                                                                                      assign acc32 = acc32 + tmp;
         assign data3 = MemDataIn32;
         assign ars = ars + 4;
                                                        wire s = 1'b1:
                                                        wire [31:0] sum0 = TIEmul(d01, d11,
         wire [15:0] d0h = data0[31:16]:
```

〔リスト36〕スケジュール

```
| schedule 1d0ma (1d0mla) { | def data0 2; | } | schedule 1d2ma (1d2mla) { | def data2 2; | } | | schedule 1d1ma (1d1mha) { | def data1 2; | } | | schedule 1d3ma (1d3mha) { | def data3 2; | } |
```

実行されます. しかしパイプライン機能的に実行することを考えると,次のデータを data0 と data1 にロードすることはできません. これは乗算を実行する前に必要なデータを上書きしてしまうからです. そこで新しいステートレジスタ data2 と data3 の領域を定義します(リスト 33).

実際にどのような命令の組み合わせが必要か考えます. ldata0 と mull.add の組み合わせ, ldata1 と mulh と add の組み合わせ, ldata2 と mull.add の組み合わせ, ldata3 と mulh と add の組み合わせが必要になります.

インターフェース信号は32ビットのロード命令を設計することから次のようになります。

```
interface VAddr 32 core out interface MemDataIn32 32 core in
```

1data0 命令と mull.add 命令の組み合わせ命令を 1d0mla 命令とし、1data1 命令と mulh 命令と add 命令の組み合わせ命令を 1d1mha 命令とします。1data2 命令と mull.add 命令の組み合わせ命令を 1d2mla 命令とし、1data3 命令と mulh 命令と add 命令の組み合わせ命令を 1d3mha 命令とします。四つの命令はロード命令であるため、LSCX の領域を使用します。

```
opcode 1d2mla op2=4'b0010 LSCX opcode 1d3mha op2=4'b0011 LSCX opcode 1d0mla op2=4'b0100 LSCX opcode 1d1mha op2=4'b0101 LSCX iclassの定義はリスト34のようになります。命令機能はリ
```

「リスト 37〕 data0 と data1 へのロード命令

```
opcode ldata0 op2=4'b0000 LSCX
opcode ldata1 op2=4'b0001 LSCX
iclass 1d0 {1data0} {inout ars} {out data0} {out VAddr, in MemDataIn32}
iclass ldl {ldatal} {inout ars} {out datal} {out VAddr. in MemDataIn32}
reference 1data0 {
        assign VAddr = ars:
        assign data0 = MemDataIn32;
        assign ars = ars + 4;
reference ldatal {
        assign VAddr = ars:
        assign data1 = MemDataIn32;
        assign ars = ars + 4;
schedule 1d0 {1data0} {
        def data0 2:
schedule 1d1 (1data1) {
        def data1 2:
```

スト35 のようになります。schedule は**リスト36** のようになります。さらに、data0 と data1 へのロード命令(**リスト37**) とacc32 に rdata を加算する命令が必要となります。

以上で命令が設計できました。しかしこのままでは乗算器とアキュムレータへの 32 ビット加算器が 4 個ずつ必要になってしまいます。したがって、3 機能パイプライン化と同様に semantic を使用して設計します(**リスト38**).

これでアキュムレータへの 32 ビット加算器と乗算器は一つになりました。以上で四つの機能パイプライン命令の設計ができました。 C ソースコードは**リスト 39** (p.183) のようになります。

ループ内では四つの積和演算が実行されています。一方、ループに入る際の最初の1d2mla命令と1d3mha命令ではアキュムレータへの加算命令と積和演算は事実上機能しません。そこでループ後にmla命令とaddacc命令を実行しなければなりません。リスト40のようなアセンブラコードに展開されます。

Ktenso

〔リスト38〕 semantic を使用して設計

```
semantic gpldm {1d2mla, 1d3mha, 1d0mla, 1d1mha, mulh,
                            mulla, ldata0, ldata1, addacc} {
        assign VAddr = ars;
        assign data0 = MemDataIn32;
        assign data1 = MemDataIn32;
        assign data2 = MemDataIn32;
        assign data3 = MemDataIn32;
        assign ars = ars + 4;
        wire [15:0] d0 = (1d2m1a) ? data2[15:0] :
               (1d3mha) ? data0[31:16]:
               (1d0mla) ? data0[15:0] :
               (ld1mha) ? data2[31:16]:
               (mulh) ? data0[31:16]: data0[15:0];
        wire [15:0] d1 = (1d2mla) ? data3[15:0] :
               (ld3mha) ? data1[31:16]:
               (1d0mla) ? data1[15:0] :
               (ldlmha) ? data3[31:16]:
               (mulh) ? data1[31:16] : data1[15:0];
        wire s = 1'b1;
        wire [31:0] sum0 = TIEmul(d0, d1, s);
        assign rdata = sum0;
        wire [31:0] tmp = rdata;
        assign acc32 = acc32 + tmp;
```


〔リスト40〕アセンブラコード

1	<fir tie4="">:</fir>	10	1d2mla a3
2	entry al, 32	11	ld3mha a2
3	movi a4, 0	12	ld0mla a3
4	wpdata a4	13	ld1mha a2
5	wacc32 a4	14 I	1:
6	ldataO a3	15	ld2mla a3
7	ldata1 a2	16	addacc
8	movi a4, 64	17	racc32 a2
9	loopnez a4, L1	18	retw

実際に、図14のデータフローをもとにして何サイクルで積和 演算が実行されているか確認します. ループはリスト 40 の 10 行 目の 1d2m1a 命令からから 13 行目の 1d1mha 命令までです。T1 で1d2mla命令を実行します。この命令はagのポイントするメ モリからデータを data2 にロードし、a3 のアドレスをアップデ ートします. また、アキュムレータに rdata の結果を加算し、 data2 の下位 16 ビットと data3 の下位 16 ビットを乗算します。 T2では1d3mha 命令を実行します。この命令はa2のポイントす るメモリからデータを data2 にロードし、a2 のアドレスをアッ プデートします。また、アキュムレータに rdata の結果を加算 し、data0 の上位 16 ビットと data1 の上位 16 ビットを乗算しま す. ここでは data0 と data1 はすでにロードされています. T3 では1d0mla命令を実行します。この命令はagのポイントする メモリからデータを dataO にロードし、a3 のアドレスをアップ デートします。また、アキュムレータに rdata の結果を加算し、 data0 の下位 16 ビットと data1 の下位 16 ビットを乗算しま す. data0 を使用する命令で、data0 のロードを実行している ために, stall は発生しません.

 T_4 では 1d1mha 命令を実行します。この命令は a2 のポイントするメモリからデータを data2 にロードし,a2 のアドレスをアップデートします。また,アキュムレータに rdata の結果を加算し,data2 の上位 16 ビットと data3 の上位 16 ビットを乗

〔図 15〕 FIR フィルタ積和演算の平均サイクル数



算します。以上のことから、4サイクルで四つの積和演算が実行されます。つまり**1サイクルで一つの積和演算**が実行されることになります。

1.6 FIR フィルタ演算の性能解析

実際にXtensa の命令セットシミュレータで実行し、出力結果を解析してみます。C のソースコードでは関数コールの形式で記述されているため、関数コールによるオーバヘッドを除いたサイクル数から計算した1積和演算あたりのサイクル数を表記したものを \mathbf{Z} 15 に示します。

ここで横軸は FIR のタップ数を表し、縦軸はサイクル数を表します。また、Mac16 は 1.1 で確認した Mac16 オプションを追加した場合の 1TAP の積和演算に必要な平均サイクル数、tie (1) は 1.2 で設計した TIE 命令による平均サイクル数、tie (2) は 1.3 で設計したデータロードにアドレスインクリメント機能をもつTIE 命令の場合による平均サイクル数、tie (3) は 1.4 で設計した 2 並列の SIMD 演算の TIE 命令の場合による平均サイクル数、tie (4) は 1.4 で設計した 4 並列の SIMD 演算の TIE 命令の場合による平均サイクル数、tie (5) は 1.5 で設計したデータロードにアドレスインクリメント機能と加算あるいは乗算機能をもつ IE 命令の場合による平均サイクル数、tie (6) は 1.5 で設計したデータロードにアドレスインクリメント機能、加算機能と乗算機能をもつ TIE 命令の場合による平均サイクル数のグラフです。


* *

以上のように、SIMD命令あるいはパイプライン化命令によって、プロセッサであるとはいえ、かなりの高速化を図ることができることをおわかりいただけたのではないでしょうか。本稿で紹介したのは、TIE命令の可能性の一部でしかなく、アプリケーションによってはもっとさまざまな命令の組み合わせも考えられます。ユーザーによってそのアプローチはさまざまであり、またそれがコンフィギュラブルプロセッサとしてのXtensaの特徴でもあるので、ユーザーによって可能性を広げていくことのできる製品だといえます。

ながみね・じょう テンシリカ(株)

〔リスト39〕Cソースコード

int fir tie4(x, y)	WACC32(0);	for(i=0;i<64;i++)	1d2mla(y);
short *x;		{	addacc();
short *y;	/* Calculation of FIR	ld2mla(y);	
{	filter */	ld3mha(x);	return(RACC32());
int i;	ldata0(y);	1d0mla(y);	}
	ldatal(x);	ld1mha(x);	
WPDATA(0);		}	





カートリッジで生き残る

企業向けプリンタの売り上げの落ち込みは激しい.しかし,プリンタ市場の約85%を占めるのは、インクジェットプリンタだ.年間販売台数は700万台程度で伸び悩んでいるが、それでも、毎年、低価格化していく割には技術面や機能面での進歩が大きく、買い替え需要が期待できる.メーカーは、写真画質やフチなし印刷など、さらに高機能を訴えたコンシューマ製品で、売り上げ全体の底上げを図ろうとしている.と、ここまでが公式にいわれていることだ.

でも、それだけではない。メーカーには絶対にシェアを落としてはいけない理由があるのだ。なぜならば、シェアはインクカートリッジの販売量に直接関わってくるからだ。

インクカートリッジは、ただのインクをパッケージ化したにすぎない。大量生産すれば製造原価は数十円以下だろう。それを、千円以上で売るわけだからメーカーは大きく儲かるはずだ。じつはプリンタメーカーの利益の大半は、インクカートリッジが占めている。つまり、インクジェットプリンタのシェアを落とすことは、すなわち大きな利益を失うことを意味するのだ。

カートリッジの種類がやたらと多いのも、他業者の参入をしづらくする戦略の一つなのだろう。多種類のカートリッジを製造すると、最初に「型」を作るコストもかさむ。大量に販売できないと、とてもではないが採算が取れなくなる。

そんな割高に思えるカートリッジも、メーカーが良い製品を開発するコストを回収するためのものだろう。そう思えばある程度甘受できるかもしれない。しかし、ターゲットが一般コンシューマである限り、これ以上の製品の必要はないのでは、などと思うのは、筆者だけだろうか。

• そういえばコピー業界

古い友人に、最大手クラスのコピー機メーカーの営業マンがいる。20年ぐらい前の話だ、彼の仕事のメインは、古いコピー機を引き取り、新品のコピー機にリース契約させることだった。彼の事務所には、占いコピー機が山のように積み上げられていたらしい。筆者は、「欲しければいくらでもやるよ、みんな他社製品だけどね」といわれていた。

当時, コピー機は, ほぼ数社の寡占状態になっていた. 製品の技術革新も速く, ユーザーにも買い換えるメリットがあった

のだろう、メーカー間の激しいシェア争いが続いていた。

しかし、その友人がいうには、競争激化の本当の理由は別にあったという。当時の彼の言葉を思い出す。「トナーはドラム缶1本10円の世界、それを小分けして数万円で売れるわけだから、大きな儲けが出る。他社のシェアをどんどん食って、トナーで儲けたところが生き残る」。その戦略が効を奏したのか、彼の会社は間もなく業界のトップクラスに踊り出た。

その後、開発競争が一段落すると、コピーは価格競争に突入し、体力のないコピーメーカーの中には脱落していくところもあった。最近は、プリンタなどの機能を含んだ複合機やカラーコピーに、販売の主力が移ってきたようだ。一般のコピー機市場では、企業サイドのコスト意識の高まりもあり、今でも大幅な値引き合戦が繰り広げられている。

• 再生の術(パート1)


話をプリンタに戻そう。仕事ではもっぱらレーザープリンタだが、トナーが切れると、インクジェットでしばらくごまかしてしまうことがある。トナーは1本1万円以上するが、インクカートリッジは比較的安いので、急ぐときは近所で買うことも多い。1本千数百円はあたりまえなので、カラーインクと合わせて買うと3,000円を超えたりする。そんなときに限って、近くに1万円以下で売っている特売プリンタがあったりする。若干の矛盾を禁じえない。

あるとき、レーザープリンタが壊れた. 修理が面倒だったので、しばらくインクジェットを使用していた. 最近のプリンタドライバはインテリジェント化がすすみ、インクの残量が表示され、交換時期まで教えてくれる.

ちょうどインクがなくなったカートリッジがあったので、親指と人差し指で強く押してみた。すると中のほうからインクがブクブクと湧き出してくるのが見えた。これは、どうみてもまだまだインクが残っているではないか。

試しに、そのカートリッジを、再度プリンタにセットしてみた。セットが完了すると、なんとインク残量満タンの新品のインクカートリッジに化けてしまった。印刷すると、問題なく印刷ができる。なんだ、まだ使えるではないか!

そのカートリッジはけっこう長く使えたが、あるとき、突然 インクが切れてしまった。インク残量表示を見たら、約半分を



きったところぐらいだろうか. 都合, インクカートリッジが 1.5 倍使えるようになったことになる. インク残量を何で決めているのか不思議だったが, それはさておいて, なにか得をした気持ちになった. 筆者は, これを「カートリッジ再生の術」と呼ぶことに決め, 勝手にあちらこちらで吹聴している.

再生の術(パート2)

もう一つのインクジェットのインクも試してみた. しかし, こちらはインクがなくなったカートリッジを再セットすると, プリンタがエラーになり動かない. どうもカーリッジについているセンサが, 「インクがない」と知らせているようだ.

そのカートリッジを分解してみた.カッターを使って上部の接合点に切り込みを入れると、意外と簡単に分解できた.中には目の細かいスポンジのようなものが詰まっていて、インクが染み込んでいるだけだ.センサは、よく見たら電極しかない.どうやらカートリッジ内の電気抵抗を測ってインクの残量をみているのだろう.そのセンサをよく見ようと、カートリッジを横に倒すと、今度はインクがにじみ出てきた.さらに、カートリッジの両端を指で軽く押すと、大量のインクがこぼれるほど湧き出してきた。これも再生できそうだ.

興味半分,しばらくこのインクジェットを使うことにした。カートリッジは厳重にテープでとめて保存し、2本たまった段階で解体し、インクを片方に移した。ちょっと多かったかな、と思いつつもカートリッジのふたを瞬間接着剤で丁寧につなげて再生させることができた。現在も使用しているが、まだこのインクはなくなっていない。しかし、溢れ出たぐらいだから、きっと1個分以上は使えるのだろう。

分解したり接着する手間もかかるし、どうしても手や周りがインクで汚れるので、差し引きたいして得ではないのかもしれない。まあ、気持ちだけお得というか.......

● 来るか, 価格破壊

プリンタの市場はエプソンとキヤノンがしのぎを削り、2社で80%にも迫る寡占状態が続いている(ガートナーグループ調査). これも、インクカートリッジが割高な理由の一つかもしれない. しかし、プリンタの性能も一段落した. 以前のコピー機と似たような状況が、もしかしたら迫ってきているのかもしれない. あとは、もう少し、ユーザーがコスト意識に目覚める必要がある



だろう.「なぜ、インクカートリッジはこうも高いのか!」と.

9月24日にDELLがプリンタ専業メーカーのLexmarkと契約した。パソコンのシェアを一気に15%まで伸ばした直販メーカーが、プリンタ市場に殴り込みかけることは、たいへん興味深い。日本人は同じメーカーの製品をセットで買いそろえる傾向があるからだ。もちろん、DELLはインクカートリッジも販売する。DELLが、サプライ品をどんな手段を使って供給するか、というのは、それはそれで興味の尽きないところだ。でも、この時期に参入するというのでは、やはりどうしても価格破壊を期待してしまう。DELLのがんばりに期待したい。

あさひ・しょうすけ テクニカルライター イラスト:森 祐子

注: どのメーカーのプリンタでも使用済みカートリッジが再利用できるとは限りません。また、万一プリンタが壊れても補償できませんので、 試す場合には自己責任で行ってください。

インターネットバブルの前と後の比較

H. Tony Chin

今回のゲストのプロフィール

吉田 穣(よしだ・ゆたか): 1963 年愛知県生まれの IC 設計エンジニア. 1988 年東京大学相関理化学修士卒. 10 年間日本で IC 設計経験を積んだのちに渡米し, 1999 年からシリコンパレーでさまざまなスタートアップで IC 設計を行う。 趣味は温泉とスキー.

☆ 10 年前のシリコンバレーのイメージ

トニー まずは、シリコンバレーに来た経緯から話を進めていただけませんか?

吉田 日本で入社した会社がシリコンバレーの VLSI Technology, Inc. (以下 VLSI, 現在は Philips の一部)と提携していました。この関係で VLSI のボストンにあるデザインセンタに約3か月、シリコンバレーではサンノゼのデザインセンタに約8か月滞在しました。こちらの設計環境を学んだり顔つなぎがおもな目的でした。

そこでは ARM6 と 7 の改良版の作成に参加しました。 具体的な内容は,フルカスタムですでにできていたチップを VLSI のスタンダードセルに置き換えてパフォーマンスを上げることです。 結局,できあがったデバイスは $20\sim30\,\%$ のパフォーマンスアップが達成できて,フルカスタム版と見劣りしない出来でした.

その当時のアメリカ人の上司であるアンドレは、非常に喜んでくれ、そのままアメリカに残らないか?と聞かれました.

トニー 短い期間で結果を出されたのですから、こちらの設計 担当マネージャも欲しがるでしょうね。それで10年前ほどのシ リコンバレーはどうでした? 90年ぐらいですよね?

吉田 当時はシリコンバレーのイメージが非常に良かったので、ぜひ仕事をしてみたいと思いました。皆スマートに仕事をしているし、環境も整っているというイメージです。まわりにいたエンジニアは優秀な人が多かったですね。また、家賃は今のように高くなかったし、高速道路も比較的空いていました。家賃の高騰と渋滞はのちのインターネットバブルのおかげですが(笑)。それから、当時は私の興味のある、面白そうなプロセッサ関係の会社がたくさんあったことも理由の一つです。

ほかには、プライベート面でもすごく楽しいんじゃないか?とい



吉田 穣氏

うイメージがありました。私は1人で渡 米したのですが、上司が非常に気をかけ てくれました。彼の夫婦は子供がなく、 よく奥様の家族が所有するハウスボート とかに招待されました。シャスタ湖にハ ウスボートがあったので、たしか奥様の お父様がジェットスキーやバイクとかボートのディーラーとかやっていて、新製品が出たら試乗させくれるとか……アメリカでもなかなか少ないと思うのですが、一緒に楽しませてもらいました.

トニー シャスタ湖はとても綺麗なところですよね。そこでウォータースポーツをするのは最高でしょう!

吉田 そうですね、結局私は日本にある会社の研修で渡米している立場上、そのまま「アメリカに残ります!」では済まないと思い、とりあえず一度帰国したのです。その後、その当時の上司は違う会社……日本でも少し有名になった、グラフィックス関係会社である Chromatic Research に行ってしまいました。

しかし、その後も同じ元上司から声がかかりました。私は、日本に帰国してからはプロジェクトリーダーやマネージャをやっていたので、なかなか手が空かない状態でした。またその間にChromaticが駄目になり、元上司はどこかまた違う会社に行ってしまいました(笑)。

(トニー) う~ん、なかなかシリコンバレーらしい話ですね(笑).

☆ インターネットバブルの絶好調でイメージダウン?!

吉田 結局 **99**年あたりに渡米してこの元上司を窓口に面接を受けたのですが、英語でワーっと言われただけで話せませんでした。まったく英会話の練習もしてなかったし、研修で来ていたときはなんとか生活できたので大丈夫だろうと思っていました……でも結局喋れなかったですね。これで面接には見事落されてしまい、かなりへこんでしまいました(笑)。

それでまた日本に戻って仕事となりましたが、シリコンバレーに戻りたいという気持ちが出てきて、雑誌の求人広告でシリコンバレーの会社があったので応募してみました。この会社は日本人が多い会社で、上層部の人が来日するということがあったので、日本での面接になり、結局ここに転職することが決まりました。そして 99年の10月あたりにまたシリコンバレーに戻りました。

(トニー) 今回のインターネットバブルが絶好調の頃ですよね?

吉田 そうです.しかし今度はすごいショックでした.家賃は**2**倍以上になっていたし、どの道路も車で渋滞が多く、乱暴に運転する人が増え......もっともショックだったのはエンジニアの質が落ちたような気がしたことです.

トニー そうですよね、私も家賃とか生活面での変化には非常に驚きました。では、そのエンジニアの質について具体的に説明していただけませんか?

吉田 たとえばコントラクタ(個人または請負設計会社から

icon-Valley Silicon-Valley Silicon-Valley Silicon-Valle gincering Life in Family ering Life in Family ering Life in Family ering icon

のエンジニア)のことでしょうか……日本人のエンジニアに混じって多くの中国人系やインド人系のエンジニアが働いていました。大量に仕事を抱えていたので、社内のエンジニアだけでは足りないことが多く外部からコントラクタを使っていました。

VLSIでもコントラクタを使っていたので一緒に仕事することがあったのですが、以前の記憶ですと、コンストラクタというと、しっかり仕事をしてくれる頼もしいエンジニア……職人肌系のエンジニアですよね、そういうイメージがありました。

それが、インターネットバブルの頃だと、ろくに仕事をしないのに\$250 近い時給が支払われていました。小遣い稼ぎでやっているというタイプがほとんどでした。まあ、たまたま雇ったコントラクタがそうだったのかもしれませんが、昔のタイプの人と遭遇することはありませんでした。笑ってしまったのがツールの使い方を知らないということで、ツールの勉強をして、そのまま何もしないで辞めてしまう人がいたことです。

トニー 私もコントラクタというと「必殺仕事人」みたいなイメージで、本当に困ったときに助けてもらう、プロ中のプロのエンジニアという印象があります。だから社内で難しいアナログやRFの部分をやってもらうこととかが多かったです。しかし、お話だと本当にひどいですよね。

吉田 まあ、質の悪いコントラクタももちろん問題なのですが、雇うほうも問題ですよね。この会社では、やはりいくらシリコンバレーといえども、レベルの低いエンジニアやマネージャもいるということを再認識しました。エンジニアやマネージャの数が多いので、レベルのすごく高い人もいれば低い人もいるということです。

☆ 英会話はやはり難しい?!

トニー 現在勤めている会社は、通信とかの関連でかなり特別なデバイスをやってますよね?

吉田 動作スピードも速く、2.5GHzで動く I/O をもっていて、こういうところに惹かれて入社しました。最近多いタイプの会社で、ファブレスで台湾の半導体ファブに実際のチップの製造をしてもらいますが、そのほかはわれわれの会社ですべて用意します。ディジアナのエキスパートも社内に抱えています。入社したきっかけは、また以前の上司でした。今回はシリコンバレーの仕事でだいぶ英会話も上達したので……。

(**トニー**) 日本人が多い会社ではなかったのですか?

吉田 そうですが、会議などはほかのエンジニアがわかるように英語でした。まあ、まだまだ得意ではありませんが、英会話学校に行く余裕もありません。現在の会社ではたまにスピーカホンなどで会議があるのですが、これは冷や汗物です。メールなど、書き物になると問題ないのですが……。まあ、ほかの外国人も多いので、わからないならわからないなりに皆意味を理解しようとしてくれるし、うまい具合に解釈してもらっているのでありがたく思っています。たまに、びっくりするほど私の言いたいことをちゃんと理解してくれることがあります。

☆ レイオフを経験する

(トニー) テロ後に一気にバブルが弾けた状態ですが、レイオフ

はありましたか?

吉田 ありました。やはりテロ後に 受注していた発注がキャンセルをした りして、コストカット分を会社側がす ることになり、それで人員削減が行わ れました ちょうど 11 月頃に私は担当



トニー・チン氏

していた設計のテープアウト間近で仕事をしていました。それどころではなかったので、社内発表を聞いても、「こんなに忙しい時期なのにレフオフなんかバカバカしい、やれるもんならやってみろ!」とイライラしたぐらいでした。結局、11月の半ばに数人の上司に呼ばれたのですが、じつは呼ばれたのは残る人達でした。110名の中から20名強ぐらいがレイオフの対象になりました。私の設計グループでレイオフの対象になる人のコンピュータのアカウントが、すでにブロッキングされていてサボタージュができないようになっているということも聞かされました。

(トニー) レイオフされる人のリストを聞いてどうでした?

吉田 まあ、とくに驚きませんでした.妥当な線でした.でも疑問に残った人もいました.会社側からは,すでにプロジェクトで仕事がほぼ終わっている人から優先して切ったと聞かされたのですが,なんとなくインド系のエンジニアがたくさん残っているような気もしました.偶然かもしれませんが,経営陣がインド系だからなのかと勘ぐったりもしました.もっとあまり仕事ができない人を切れば良いのにとも思ったのですが…….

(**トニー**) 仕事には何か影響がありましたか?

吉田 もうパニック状態でした。サボタージュのほうに気が行ってたのか,まったく引き継ぎがありませんでした。テープアウトの直前で,検証系の仕事が多かったのですが,その人達が大量に辞めたので誰もいない状態でした。また引き継ぎがなかったので,どれが何かわからない!という状態でしたね。結局は辞めた人のディレクトリなどを調べてなんとかしましたが,テープアウトは1か月遅れ,ほぼ毎日徹夜状態が長く続きました。

☆ 頑張れ日本のエンジニア!

トニー まだまだ景気が回復しませんが……今後は?

吉田 仕事内容が面白いのでがんばる予定ですが、最近はまだまだ日本のエンジニアや会社も競争力があると感じています。日本のハードウェアのエンジニアの、細かい作業が得意なところや責任をもって仕事をする姿勢などはまだまだ競争力があると思います。ですから日本に戻って仕事もしてみたいと思っています。たとえば私の会社のような通信の分野で、日本の会社があまり活躍していないのが少し寂しいですから……。

対談を終えて:

多くの日本からのエンジニアと話す機会がある。今回の対談では、シリコンバレーがなにか非常に良い環境であるというイメージからもっと踏み込んでいたと感じた。吉田氏はシリコンバレーの良いことも悪いことも冷静にとらえており、非常にフランクで興味深い対談だった。

トニー・チン htchin@attglobal.net WinHawk Consulting

HARD WARE

●組み込み向けマイコン -

SH7300

- ・高速データ通信をベースとした次世代携帯 電話のアプリケーションである TV 電話な どの動画像や音声処理を高速に実行する, SH-3 DSP コアの CPU.
- MPEG-4 の処理を高速に行えるエンコード/デコード処理用のハードウェアアクセラレータを搭載、ハードウェア処理により低消費電力化を図り、CPUの負荷を1/5 に軽減することで、MPEG-4 の処理性能を2倍以上に向上
- ・SXGA サイズのカメラを直接接続できるインターフェースを内蔵。高精細カメラの大容量画像データを高速に取り込むことができるため、画像処理の高速化を実現。電子ズーム表示など高精細カメラ画像による多彩な表示が可能であり、TV電話などでスムーズで快適な表示を実現可能。

■ (株) 日立製作所 価格: ¥3,000(10,000個時) TEL: 03-5201-5234

> SH7300 SH Mobile



● 1 チップマイコン ー

V850ES/SG2 V850ES/SJ2

- V850ES/SG2 は 100 ピン, V850ES/SJ2 は 144 ピン品
- V850ES コアを搭載し、20MHz もしくは 32MHz 動作が可能。
- 従来品と比較して約 **25%**の低消費電力化を 実現.
- 640K バイトの ROM および 48K バイトの RAM の大容量メモリを搭載。
- ディジタル処理に適する 3V 単一電源と、 従来のオーディオ機器用に普及していた 5V 系デバイスからの入力も可能な I/O を提供 することで、5V 電源と 3V 電源が混在する システムにも対応。

■ 日本電気(株)

サンプル価格: V850ES/SG2 ¥2,500~¥2,700 V850ES/SJ2 ¥3,000~¥3,400

V850ES/SJ2 ¥3,000 ~ ¥3,40 TEL: 044-435-9494 FAX: 044-435-9608

E-mail: info@lsi.nec.co.jp



● 1 チップマイコン ー

SH7058F

- 最高動作周波数は従来品の2倍である80 MHzで,104MIPSの処理性能を実現した, SH-2コアのCPU.
- 1M バイト大容量フラッシュメモリは, 80 MHz での 1 サイクルアクセス動作が可能.
- 40°C~ 125°Cの広い温度範囲において 動作し、エンジン近傍への制御機器の設置 など、厳しい使用環境に対応可能。
- フラッシュメモリへの書き込み/消去プログラムを内蔵。
- フラッシュメモリのモードとして、ユーザー ブートモードを追加.機器の電源投入後のブート動作プログラムを書き込むことが可能.
- 発振停止検出機能を追加することで、イネーブル時には LSI の発振停止や異常を検出時に自動的に自己発振を開始.

■ (株)日立製作所 価格: ¥6,000(1,000個時) TEL: 03-5201-5218



●車載向け16 ビットマイコン -

H8S/2282F

- スピードメータ、タコメータ、燃料計、水温計の4ゲージを駆動するステッピングモータを直接接続可能なドライバ内蔵モータコントロールPWMタイマを搭載。
- 走行距離を表示するための液晶表示を28 セグメント×4コモンまで直接駆動可能。
- Bosch CAN Ver2.0B active 規格に準拠した HCANを内蔵。CANインターフェースのデータバッファは16メッセージが格納可能で、最大通信速度1Mbpsを実現。
- 低消費電流モードからの復帰用に、CANのバス動作でマイコンを起動するウェイクアップ機能を内蔵。
- 100 ピン QFP の小ピンコンパクトパッケー ジを実現。

■ (株) 日立製作所 サンプル価格: ¥1,700 TEL: 03-5201-5212



●ディジタルテレビ用チップセット ―

LC74152B/LC74186E

- ・LC74152B はオーディオ/ビデオデコーダ LSI で、トランスポートストリーム、デマ ルチプレクサと MULTI2 方式デスクランブ ラ、OSD コントローラ、ビデオスケーラな ど、CPU 以外のディジタル TV の受信に必 要な機能を内蔵している。
- ・ビデオデコーダ部は BS ディジタル放送を はじめとする、さまざまなディジタル放送 の映像フォーマットに対応し、SDTV 解像 度でデコード出力を行う.
- オーディオデコーダは MPEG-ACC や MPEG-BC の音声符号化方式に対応している。
- LC74186E は PowerPC コアのディジタル TV システムコントロール用マイコン。

■ 三洋電機(株)

サンプル価格:¥8,000 (LC74152B) ¥4,500 (LC74186E)

TEL: 03-3837-6345 FAX: 03-3837-6378



●ディジタル AV 機器向け CODEC LSI ー

MB86392/MB86394

- MPEG-2 準拠のディジタル AV 機器向け CODEC LSI.
- ・ファームウェアダウンロード方式を採用しており、対応するファームウェアを変更することで、MPEG-1/2のほかに、MPEG-4やMPEG-ACC、MP3などのさまざまなオーディオフォーマットへの対応が可能、
- MB86392 は、音声、画像対応メモリ搭載型 MPEG-2AV CODEC LSIで、64M ビットの FCRAM を SiP 技術により同一パッケージ 内に搭載、携帯 AV 機器向けにサイズ 16 × 16mm の省スペース、標準 800mW の低消 費電力を実現。
- MB86394 は、外付けメモリを最大 512M ビットまで拡張することができるため汎用性が高い

■ 富士通(株)

サンプル価格: ¥6,000 (MB86392) ¥4,000 (MB86394)

TEL: 042-532-2135 E-mail: edevice@fujitsu.com

HARN IIIARF

● OFDM 復調 LSI —


μPD61530

- 国内地上波ディジタル放送規格に準拠した OFDM 復調回路、誤り訂正回路など地上波 ディジタル放送受信機に必要な機能を1チ ップ上に集積した LSI.
- 独自の回路アルゴリズムの開発により、世 界最小の 40mW という低消費電力化を実現。
- チップサイズ 9 × 9mm を実現。
- 電源電圧使用範囲が2.7~3.6Vと広範囲で、 基準クロック周波数の選択範囲が 2,2MHz ~ 4.6MHz の任意の周波数に対応.
- トランスポートストリーム出力は、パラレ ル/シリアル選択が可能.

■ 日本電気(株) サンプル価格: ¥3,000

TEL: 044-435-9494 FAX: 044-435-9608

E-mail: info@lsi.nec.co.jp



●ディジタルパワーアンプ用ドライバLSI —

M61556FP/M61558FP

- AV アンプ, DVD レシーバ, TV などのオー ディオアンプをフルディジタル化するディ ジタルパワーアンプ用ドライバ LSI
- M61556FP は 100W × 1 チャネル出力のプ リドライバ LSI、M61558FP は 30W × 1 チ ャネル出力のパワードライバ LSI
- M61556FP は、N チャネル MOS FET と組 み合わせることで、1 チャネルあたり 100W (8Ω)の大出力を実現、中高級 AV アンプ に適する。デッドタイム調整回路、ブート ストラップ用ダイオード,減電圧検出回路, クロックロス検出回路, 温度検出プロテク タ用コンパレータなどの回路および素子を 内蔵しているため、周辺回路を削減したコ ンパクトな設計が可能。

■ 三菱電機(株) サンプル価格: ¥600 TEL: 03-3218-9450



●ファーストサーチ監視コプロセッサ

Vichara81000

- ネットワーク機器で必要となるパケット操 作の検索関連の機能を高速化するコプロセ ッサ
- ASIC と NPU による検索命令シーケンスと 関連パケットデータの負担を全範囲で軽減 し、レイヤ3~7までのマルチ検索を管理 するパケットコプロセッサ.
- 266MHz で動作し、複数の検索インデック スのサイプレスネットワークサーチエンジ ンと関連データの NoBL SRAM をあわせて 使うことで検索操作を管理する.
- 最大四つのパケットプロセッサについてパ ラレルで複数のコンテキストをインターリ ーブおよび実行することで、四つそれぞれ のポートで最大 64 のコンテキストをサポー
- Intel, AMCC および IBM の NPU を含む LA-1準拠 NPUは、コプロセッサによる検索負 荷の軽減により LA-1 バスへの変換が高効 率で行われる。

■ 日本サイプレス (株)

サンプル価格: ¥31,250(1,000 個時) TEL: 03-5371-1921 FAX: 03-5371-1955

● LCD コントロール LSI ――

S1D13710/S1D13712

- ・従来のLCDコントロール機能に加え、ハー ドウェア JPEG 回路、カメラインターフェ ース、メインとサブの 2LCD インターフェ ースを内蔵
- 画像表示や写真データ処理などの大きな負 荷を受け持ち, 高速処理を行うことが可能.
- ベースバンド CPU の負荷を大幅に軽減す ることが可能.
- アプリケーションプロセッサを採用する場合 と比較しても、LCD コントローラはハード ウェアで構成されているため、同じ動作周波 数でも高速応答、低省電力化を実現可能、
- S1D13710 は 16 ビット 80 系 CPU インター フェースのみ、S1D13712 は加えて 68 系 CPU インターフェースをもつ.

■ セイコーエプソン(株) サンプル価格: ¥1,200 TEL: 042-587-5816



●オンチップシステムソリューション ─

CC1010

- ノルウェーのChipconAS社が開発した、オンチ ップシステムシングルチップRFトランシーバIC.
- 300MHz ~ 1000MHz 周波数範囲での使用 を可能にした CMOS CC1000 と業界標準 8051 マイクロコントローラコアを統合。
- •独自の SmartRF02 テクノロジをベースに CMOS 0.35 um プロセスで開発.
- •32Kバイトインシステムプログラム化可能 フラッシュ、ハードウェア DES 暗号化/暗号 解読および3チャネル10ビットA-Dコンバ ータ機能をもつ8051対応マイクロコントロ ーラ内蔵.
- ・315, 433, 868 および 915MHz の ISM/ SRD バンドの FSK システムにデザイン.

■ テクセル(株)

サンプル価格: ¥740(5,000 個時)

TEL: 03-5467-9273

E-mail: chipcon@teksel.co.jp

URL: http://www.teksel.com/

●ディジタルオーディオレシーバ —

CS8416

- CS8416 は、最大 192kHz のサンプルレート でディジタルオーディオデータを受信/復号 化し、低ジッタのクロックリカバリメカニ ズムを利用して、入力したオーディオスト リームからクリーンなクロック信号に復元. 8:2の入力マルチプレクサにより8種のディ ジタルオーディオソースの入力が可能。
- マルチプレクサの第2出力は、SPDIFパス スルー機能を提供するためシステムの柔軟 性が向上、圧縮されたオーディオ入力スト リームの自動検出と CD-Q サブコードの復 号機能を備えており、3本の汎用出力ピン のいずれかを選択して信号を出力すること が可能

■ シーラス・ロジック(株)

価格: CS8416 \$2.56 (10,000 個時)

TEL: 03-5226-7378 FAX: 03-5226-7677



HARN IIIARF

●フラッシュメモリ用コントローラ -

GBDriver RA2/ GBDriver SA3

- NAND型フラッシュメモリの制御用コントローラ
- GBDriver RA2は、フラッシュメモリ書き込み 時のピーク電流を低く抑え(30mA, 待機時 200µA) ながら、各種のシステム、ユーザ ーデータ格納に十分な高速書き込み性能 (1.5M バイト/s) を実現。256M バイトのフ ラッシュメモリを最大8個まで制御可能。 ホストインターフェースは、PCMCIA ATA、 コンパクトフラッシュおよび IDEインター フェースをサポート.
- GBDriver SA3 は、SmartMediaを応用した各 種システムに使用可能なIDEインターフェース およびコンパクトフラッシュ, PCMCIA ATAインターフェース内蔵のフラッシュメモリ コントローラ、256M バイトまでの Smart Media 規格に対応する.

■ TDK (株)

サンプル価格: ¥1,000(10,000 個時)

TEL: 03-5201-7102




●プログラマブルゲインアンプ ―

LTC6910-1

- 3 ビット制御入力を使用して, 0, 1, 2, 5, 10, 20, 50, 100V/Vの反転利得をディジ タルで選択可能.
- ・8 ピン SOT-23 パッケージで供給され、サ イズは9mm.
- 11MHz の利得帯域幅積、9nV/√Hz の入力基 準ノイズ電圧密度、0.003%の低ひずみが
- •レールトゥレール入力範囲, レールトゥレ ール出力振幅
- 合計 2.7V~10Vの単一または両電源で動 作し、コマーシャル温度範囲とインダスト リアル温度範囲の動作で完全に規格化
- ダイナミックレンジは 119dB

■ リニアテクノロジー (株)

サンプル価格: ¥108~(100,000 個時) TEL: 03-5226-7291 FAX: 03-5226-0268



● NOR 型フラッシュメモリ ――

uPD29F256115 uPD29F256415


- 0.15 μm の微細プロセスや回路配置の工夫 などにより、容量 256M ビットの NOR 型 フラッシュメモリを実現.
- メモリセル部の面積を通常の 1/2 にしたこ とにより、単位チップ 面積あたりのメモ リ容量を増やし、低コスト化を実現.
- 読み出し回路などの工夫により、従来品 64M ビットフラッシュメモリと同等の 85ns という高速アクセスを実現.
- ページ内のデータを高速に出力するページ アクセス機能を設けており、25nsという高 速なページアクセス速度を実現

■ 日本電気(株)

サンプル価格: ¥5,000

TEL: 044-435-9494 FAX: 044-435-9608

E-mail: info@lsi.nec.co.jp



● PC インターフェース LSI ー

R5C592/R5C593

- PC カード, IEEE1394, 小型フラッシュメ モリカードの3種類のインターフェース機 能を1チップに集積化したPCインターフ ェース LSI
- R5C592 は, PC カードインターフェースを 2 スロット、IEEE1394 インターフェースを 2 ポ ート、小型フラッシュメモリカードのインタ ーフェースを2スロット(メモリースティ ック、SDカードに対応)装備、PCに搭載 することで、メモリースティックとSDメモ リカードを同時に使用して, 一方から他方に 直接データコピーすることが可能、

■ (株) リコー

サンプル価格: R5C592 ¥3,000 R5C593 ¥2,500

TEL: 045-477-1703

E-mail: lsi-support@ricoh.co.jp URL: http://www.ricoh.co.jp/









● DC-DC コンバータ ー

LM2608/LM2614/LM2618 LM2788/LM2798

- LM2608, LM2614, LM2618 はスイッチン グレギュレータタイプの DC-DC コンバー タ、最大 95%の高効率と ± 2%の出力電圧 精度で、RFやディジタルベースバンドア プリケーションの電源回路向けに高精度ソ リューションを提供.
- ・出力電流が最大 400mA に設定されている ため、携帯電話や汎用プロセッサなどのア プリケーションに適する。
- 出力電圧 1.8V、1.5V、1.3V、1.05V でピン 選択が可能で、出力電圧設定用に外付け抵 抗の必要がない。プロセッサなどが低周波 数動作モード時の消費電力削減のため、動 作電圧のダイナミックな調整も可能.
- •LM2788 とLM2798 は、外付けのインダク タを必要としない最小のステップダウンコ ンバータ、2.8V~5.5Vの入力電圧から最 大出力電流 120mA の低電圧を生成。

■ ナショナル セミコンダクター ジャパン(株) 価格: LM2608/LM2614/LM2618 ¥144 (1,000 個時)

> LM2788 ¥107 (1,000 個時) LM2798 ¥119 (1,000 個時)


URL: http://power.national.com/jpn/

●表面波デュプレクサ --

SAYHS836MAAOTOO

- CDMA800/TDMA800/E-AMPS 端末対応の 小型表面波デュプレクサ.
- 新規パッケージの表面波フィルタの採用, 小形マッチング素子の搭載により, 従来品 と比較して面積比で約71%の5.0 × 5.0 × 1.85mm のサイズ,約 115mg の重量を実現.
- 耐電力は従来品と同等の 1.2W/50000 時間
- 減衰特性が優れているため、アンテナとパ ワーアンプ間の高調波抑圧用ローパスフィ ルタが不要となり, 部品点数の削減にもつ ながる.
- ・受信側フィルタでも, 挿入損失, 送信側か ら受信側へのアイソレーション特性におい て従来品より向上.

■ (株)村田製作所 価格: 下記へ問い合わせ TEL: 03-5469-6138



HARD IIIARF


●リチウムイオン電池保護用 IC -----

S-8254 シリーズ

- ノートパソコンなどの携帯情報機器の電池 パックに適する小型,高精度の3~4セル 直列用リチウムイオン電池保護用 IC.
- センス抵抗を用いた高精度な過電流検出を
- SEL 端子により 3 セル直列/4 セル直列用の 切り替えが可能。
- 低消費電流は最大 40 µA を実現.
- パッケージは、16 ピン TSSOP (5.1×6.4) × 1.1mm) で提供.

■ セイコーインスツルメンツ(株)

サンプル価格: ¥150 TEL: 043-211-1193



●半導体ディスク装置 ―

PC-SDD V シリーズ

- フラッシュメモリを使用したIDE接続タイ プの記憶装置
- 大容量 2G バイトモデルをラインナップす ることで、Windows2000/NT/98SE/98/95, Linux などの OS をプラットホームとするハ ードディスクレスのパソコンシステムの構 築が可能
- ハードディスクのような回転、可動部を持 たないため、厳しい耐環境性が必要な用途 に滴する
- モータの回転音やシークなどのアクセス音 がないため、録音スタジオなど静粛性を要 求される用途に適する.

■ (株) コンテック

価格: ¥17,000~¥250,000(IDE 2.5インチタイプ) ¥20,000 ~ ¥253,000(IDE 3.5インチタイプ) TEL: 03-5628-9286 FAX: 03-5628-9344

E-mail: tsc@contec.co.jp



● TFT 液晶パネル・

Dream III

- 高温ポリシリコン TFT 液晶パネル。
- 0.7型, 0.9型の2機種のワイドタイプの液 晶パネルを製品化.
- •独自のプロセスルールを採用し、より明る く高精細で色再現性に優れた映像を実現。
- リニアプロジェクタ用途としても使用が可
- プロジェクタの軽量化、低消費電力化、低 コスト化を実現するコストパフォーマンス に優れたデバイス。

■ セイコーエプソン(株)

価格: 下記へ問い合わせ TEL: 03-3340-2637

URI :

http://www.epsondevice.com/



●遠隔情報収集装置 -

DTU

- 伝送データの品質を補償する機能を搭載し た DoPa 対応汎用通信アダプタ.
- TCP/IP プロトコル変換機能、パケット通信 機能、データロギング機能をあわせもつ。
- コンパクトフラッシュのスロットを装備 し、CPU の搭載、OS に Linux を採用する など, 汎用性の高い装置として利用可能.
- MobileArk と DoPa 対応無線モジュールのど ちらでも利用可能
- ユーザーニーズに合わせたカスタマイズが
- 停電検出時のデータ保存と停電の通知.
- 遠隔からのプログラムやデータのダウンロ ードが可能

■ NTT アイティ(株)

価格: ¥100,000 TEL: 03-3667-8151 FAX: 03-3667-8225

E-mail: dtu@fis.ntt-it.co.jp



●半導体光変調器 -

半導体光変調器/半導体 光変調器モジュール

- ・独自の非対称量子井戸構造を用いること で、高い許容入力光強度と低波長チャーピ ングを実現
- 40Gbps 信号の伝送距離を既存の通常分散 ファイバ伝送路で 2km 以上, 光増幅器のな い分散補償ファイバ伝送路で 40km 以上ま で拡大可能.
- 基幹系ネットワークでは、光増幅器を挿入 して光ファイバ内の光強度の減衰を補償す ることで、さらに伝送距離を拡大すること ができる。
- ・光変調器に半導体を用いることで、チップ サイズを 0.3mm 角にまで縮小でき、大量生 産を可能にしている.

■ 二菱雲機 (株)

サンプル価格: ¥200,000(半導体光変調器) ¥800,000(半導体光変調器モジュール)

TEL: 0467-41-5207



●ステート/タイミング解析モジュール ―

16753A/16754A 16755A/16756A

- 同社のロジックアナライザ, 16700 シリー ズに搭載して使用するステート/タイミング 解析モジュール
- 最大 600Mbps までの高速信号に対応した 解析が可能.
- 高速タイミング解析モードである Timing Zoom 機能が 4GHz, 64k サンプルに向上し
- 標準のタイミング解析とステート解析の速 度を、従来の汎用モジュールを使った場合 と比較して、1.5倍高速化。
- EyeScan 機能を搭載することで、高速信号 で問題となるシグナルインテグリティの問 題を多数チャネルでも短時間でアイパター ン解析できるようになる.
- 従来と比較して被測定回路への負荷や周波 数特性において同等の性能を備えながら, 信頼性と操作性を向上。

■ アジレント・ テクノロジー(株)

価格: ¥2,757,000 TEL: 0120-421-345



PRUDUCTS | NEW PRUDUCTS | NEW PRUDUCTS | NEW PRUDUCTS | NEW PRUDUCT:

HARD WARE

●4チャネル拡張PCカード -

COM-4(CB)H

- PC Card Standard 標準 CardBus 対応の PC カード
- パソコンに挿入することで、4チャネルの RS-232-Cシリアル通信ポートを拡張する ことができる。
- データバス幅 32 ビット、最大転送速度 132Mバイト/s の高速バスである CardBus をパソコンとのインターフェースに採用し たことで、パソコンのパフォーマンスを十 分に引き出した多チャネル、高速通信レートのアプリケーションを構築できる。
- 最高 921,600bps の高速通信に対応.
- 各チャネルのボーレートは、ソフトウェアによって個別に設定可能。

■ (株) コンテック 価格: ¥34,800

TEL: 03-5628-9286 FAX: 03-5628-9344

E-mail: tsc@contec.co.jp



● CPU ボードー


CerfBoardXS

- XScale-400MHz を搭載した CPU ボード.
- サーフボックスは、小型 (27 × 108 × 85 mm) ボックスに Windows CE .NET または Linux2.4.x をバンドルし、ネットワーク端 末用に最適化されたデバイス.
- インターフェースとして、Ethernet、USB、 シリアルポートなどを搭載。
- 遠隔で組み込みデバイスの環境設定や自動化を実現させることのできる製品.

■ 旭テクネイオン (株) 価格:下記へ問い合わせ

TEL: 03-5363-8941 FAX: 03-5361-8165

E-mail: i-sales@asahi-techneion.co.jp URL: http://www.asahi-techneion.co.jp/system/



●ネットワークアナライザ *─*

E8361A

- 一体型のネットワークアナライザとして 67GHz の上限周波数を実現、代表値として は70GHz までの測定も可能、
- •信号源, 受信部, コネクタを全体に改良することで, 測定性能を犠牲にすることなく 測定周波数上限を70GHz, また下限周波数 を10MHz からに拡張,
- 67GHz 時でも 93dB 以上という広いダイナミックレンジを実現。また、67GHz 時でも0.0006dB という低いトレースノイズを実現。
- 従来測定不可能であったフィルタの減衰領 域の特性を把握できる.
- 1点の測定あたり 26µs という高速測定を 実現。
- 24.2 × 42.5 × 47.2cm の小型化を実現

■ アジレント・テクノロジー(株)

価格: ¥17,400,000 \sim TEL : 0120-421-345



● EMI 簡易測定装置 ----

Common-EMI FC-1000

- 開発段階におけるプリント基板やユニット 製品の EMI 測定評価、ノイズ対策の効果確 認といった分野で活用することが可能。
- EMI 簡易測定器として、電波暗室測定と同 レベルの性質を有する。
- 電波暗室のうち比較的普及している3m型 の設備投資と比較して,導入コストを1/10 に低減。
- 卓上型のため、身近に置くことで測定にか かる工程を大幅に短縮することが可能.
- 直接プリント基板に発生するコモンコード 電圧を測定するため、余計な放射ノイズの 影響を受けにくく、ノイズデータの再現性 が良好となり、測定時間も大幅に短縮可能。
- プリアンプと組み合わせて使用することで、バックグラウンドノイズが低い、低ノイズフロアレベルとなる。

● USB 型 PHS 端末 —

AH-F401U

- 128kbps の高速パケット通信を実現した AirH "対応の PHS データ通信専用端末.
- USB端子接続タイプを採用したことで、本体接続時にパソコンを再起動する必要がない、パソコンの種別を問わず本体への接続が可能、カード型周辺機器の同時使用可能などの特徴がある。
- フレキシブルコネクタと 2 軸可動設計により、パソコン側 USB 端子の位置を選ばない。
- DDIポケットが提供する128kパケット方式,32kパケット方式,フレックスチェンジ方式,32kPIAFS/64kPIAFSベストエフォート方式の各種通信方式に対応.
- 小型アンテナを内蔵.
- LED を 2 個搭載し、モード表示 2 色、電波 強度 2 色で通信状態を画面で確認可能
- ・パソコンに接続すると同時にユーティリティソフトが起動し,通信/非通信中にかかわらず,電波強度がパソコン画面で確認可能.

■ 富士通(株)

価格: 下記へ問い合わせ TEL: 03-3216-8015

E-mail: mobilephone@pc.fujitsu.com URL: http://www.fmworld.net/ ● GPS 受信 IC —

PointChanger SE4100

- カナダのサイジ・セミコンダクタ社が開発 したカーナビ/携帯ナビゲーション装置用の GPS 受信 IC.
- IF フィルタ、VCO、タンク回路、LAN を 4 × 4mm の小型パッケージに集積。
- 電源電圧 2.7V からの消費電流が 10mA
- ローカル送信機による RF 過負荷からのクイックリカバリを実現。
- 内蔵 LAN は、標準 1.3dB の低雑音指数を実現する利得切り替えが可能。
- ディジタル出力は4.092MHzで、業界標準のGPSベースバンドソリューションに適する。
- 多数の主要ベースバンド回路と組み合わせることで、連続動作時のシステム全体の消費電力量は 120mW以下.

■ コーンズ・アンド・カンパニー・リミテッド

価格: 下記へお問い合わせ

TEL: 03-5730-1640 FAX: 03-5730-1623 E-mail: e-device@tky.cornes.co.jp URL: http://www.cornes.co.jp/

価格:¥1,300,000 TEL:046-238-6182

■ 富士ゼロックス (株)

SOFT IIIARF

●ソフトウェア開発支援ツールー

TestRealTime v2002 Release 2 PurifyPlus RealTime v2002 Release 2 PurifyPlus for Linux v2002 Realease 2

- Rational TestRealTimeは、ネイティブ、組み 込み、リアルタイムシステム開発者向けの テストソリューション. C/C++/Ada 言語用 デバッグ機能を拡張し、デバッグ、テスト, コードの修正を短期間で行うことが可能
- 新たに Java2 がテスト対象言語として追加 され、メモリ、パフォーマンスボトルネッ ク, スレッドプロファイリング, コードカ バレッジ測定およびランタイムトレースな どの解析機能を Java プラットホーム上で 直接実行することが可能、テスト結果を評 価するためのレポートインターフェースも 提供.
- Rational PurifyPlus RealTime は, クロス開 発環境におけるメモリ, パフォーマンス, スレッドのプロファイリングやコードカバ レッジ測定、UML、ランタイムトレースな どのランタイム解析を行うことができる。

■ 日本ラショナルソフトウェア(株)

価格: Rational TestRealTime v2002 Release 2

¥924,000

Rational PurifyPlus RealTime ¥420,000 Rational PurifyPlus for Linux v2002 Realease 2 ¥336.000

TEL: 03-5642-9160

● FPGA 検証ソフトウェア ー

NEW PRODUCTS

ChipScope Pro

- ザイリンクスとアジレント・テクノロジー が開発した, ザイリンクスの FPGA のイン サーキットデザインを支援するソリューシ
- アジレントトレースコア、およびアジレン ト FPGA トレースポートアナライザを単一 のソリューションにまとめ、R&Dデザイン エンジニアがインサーキットデザインのデ バッグ時間を短縮し, 開発コストを低減し, ザイリンクス FPGA 製品の市場投入スピー ドを短縮できる.
- ザイリンクス ISE5.1i に直接組み込むこと が可能なオプションソフトウェアツール。
- トレースストレージを備えたケーブル LAN 方式のアジレント FPGA トレースポートア ナライザは、FPGA の内部コンフィグレー ションに高性能なアクセス手段を提供する.

■ ザイリンクス(株)

アジレント・テクノロジー(株)

価格: \$695 TEL: 0120-421-345 SoC モデリング動作検証ツール

MaxSim/MaxCore

- C言語でマルチプロセッサシステムレベル の疑似プロトタイプを生成でき,動作検証 を行う EDA ツール.
- MaxSim は、SoC のシミュレーションモデ ル生成と動作検証を行うためのツール。プ ロセッサや DSP が混在したマルチプロセ ッサ構成の SoC をサイクルアキュレート. またはビットアキュレートで高速に実行可 能. シミュレーションモデルとしては ARM, MIPS, DSPG などのプロセッサ, AMBAバ ス, DSP, メモリ, および周辺回路など基 本的な部品がライブラリ化されている.
- ・MaxCore は、CPU、RISC、VLIW などの プロセッサタイプアーキテクチャのシミュ レーションモデルを生成するツール。

■ 丸文(株)

価格: ¥7,800,000~

TEL: 03-3639-5301 FAX: 03-3639-2358



● XML ソリューションパックー

Knowledge Publisher Knowledge Publisher Lite

- Word を基盤とした独自開発の入力支援ツ ールにより、XMLドキュメントをより簡便 に作成する機能を搭載.
- 通常の Word 操作と同様の入力操作と、ダ イアログ表示によるスタイル設定でドキュ メントの作成が可能.
- ・既存の Word 文書を取り込む機能により、 既存文書の効率的な XML 化が可能.
- 目次の自動生成と目次と本文のリンクが可 能で,本文を項目別,文節別,章別に自動 的に区分けし, 見やすい単位で表示, 改定 情報を画面上で差分表示、利用者への情報 通知などの加工を、作成された XML ドキ ュメントのタグを活用して自動的に行う.
- データベース管理された情報から、高速検 索エンジンにより、テキスト全文検索、カ テゴリ検索, XML 検索(オプション) など の検索機能を提供.

■ (株)富士通ラーニングメディア

価格: Knowledge Publisher Windows 版 ¥5,000,000 Knowledge Publisher Solaris 版 ¥7,000,000 Knowledge Publisher Lite Windows 版 ¥1,000,000

TEL: 03-3730-3109 E-mail: sales@flm.co.jp URL: http://www.flm.fujitsu.com/ ●組み込みネットワークプラットホーム 一

NET+OS 5.0

- Ethernet やインターネット接続が可能な組 み込みネットワーク機器に、Web によるリ モート管理、モニタリング、ネットワーク 上での各種コントロール機能を実現、
- •リアルタイム OS や, TCP/IP や UDP, HTTP, FTP, SNMPなど Ethernet, インタ ーネット管理システムの開発に必要とされ るネットワーキングソフトウェアを含んだ 組み込みネットワークソフトウェアパッケ ージ
- SNMPv1/2, SNMP MIB コンパイラとソー スコードジェネレータを搭載.
- ・複数のリソース (HTTP や SNMP などのプ ロトコル)が共通のデータにアクセスできる.

■ ネットシリコン ジャパン(株)

価格:下記に問い合わせ

TEL: 03-5428-0261 FAX: 03-5428-0262

URL: http://www.netsilicon.co.jp/



●技術計算システム 一

Mathematica 4.2 日本語版

- J/Link2.0 と組み込みの Java Runtime エン ジンによる Java との透過的な統合を実現。
- XML の拡張によりノートブックと式が XML として保存可能.
- シンボリック XML 操作のための新パッケ ージである XML ツールを搭載.
- スタイルシートを含む、XHTMLエキスパ ートをサポート.
- 拡張された MathML2.0 をサポート。
- 線形計画法と最適化を改良
- •新パッケージ ANOVA を含む、統計機能を 改善
- 新たな組み合わせ論とグラフ理論のための パッケージ「Combinatorica」を搭載.
- 技術出版のための新パッケージ 「Author Tools を搭載
- プレゼンテーションのためのスライドショ ースタイル環境をサポート.
- FITS と SDTS を含むインポート/エキスポ ート形式をサポート.

■ ウルフラムリサーチアジアリミティッド社

価格: ¥358,000

TEL: 03-3518-2880 FAX: 03-3518-2877

IPパケットの隙間から

悪徳商法、なぜなくならない?

祐安重夫



悪徳商法については、常日頃からチェックを怠らないようにしている。怪しげな電話には相手の正体が確認できるまで重要な情報を提供しないし、玄関のドアにはセールスと勧誘お断りの表示をしている。テレビのニュースなどでも、悪徳商法についての報道は今までもあったし、最近ではとくに多くなっている。こんな時代に、どういう人間が悪徳商法に引っかかるのかと思っていたら、何と見事に引っかかった例が身近に出現した。

引っかかったのは母の会社で、いくつもの盲点をついたものだった。 手口は、

http://www.makani.to/akutoku/bbs/ga/

ps1g30950.html

の内容そのものである。手口どころか、相手の会社名まで同じだった。 最初は電話がかかってきて、電話機の型番を教えてほしいといって きたというのだが、その際にNTTであるかのように装う表現を使っ たらしい。じつはこの会社から、筆者のところにも電話がかかってき たことがあるが、そのときもNTTであるかのような曖昧な表現をした ので、本当にNTTかどうか確認したところ、NTTの代理店だと回答 してきた。本当にNTTの代理店かどうかは確認していないが、代理 店どころかNTTに対してさえ、電話機の型番を知らせる理由はない。

また、現在販売されている電話機はすべてディジタルだとか、アナログ電話機は今後使用できなくなるとか、とんでもない嘘を並べたてたようだ。結局、アナログ回線にディジタル電話機をつなぐためのインターフェースと、ディジタルビジネスフォンを3台というとんでもない代物のリース契約(7年で総額90万程度)を、今までのNTTの電話機のリース料とほぼ同額と称して契約させられた。

もちろん、アナログ電話機はいまでも大量に販売されているし、NTT はアナログ電話機が存在するかぎり、アナログ回線のサポートを続けるし、強引にディジタル回線への切り替えを、それも有料で迫ってくることなどない。電話局とうちのビルの間は一部光になっているだろうが(そうでなければ ISDN や B フレッツは引けない)、アナログ回線も残っているはずだ(現に ADSL を引いている)。回線がディジタル化されても、アナログ電話機へ接続するための機器は、NTTがもちろん無料で用意する。

その話を聞いたのは、契約した当日の夜だったのだが、母にはすぐに電話して契約解除を要求するようにいった。どうやら本人はクーリングオフできると思っていたようだが、これは個人で契約した場合にしか通用しない。なまじテレビなどで悪徳商法についての知識を得ていると、こういうところが盲点になる。これについては、

http://www.kobe-np.co.jp/kobenews/sougou/ 010810ke18290.html

が警告している.

今回はクーリングオフできないので、相手が嘘をついて契約させたというのが、重要な論点になる。いざとなったら、数か月前に別件で仕事を依頼した弁護士を間に立てることも含めて契約解除を迫るように助言したところ、「弁護士」という言葉が功を奏したか、それともこの商法への批判がすでにいくつも出ているためか、翌日の電話で契約解除に持ち込むことができた。さらに翌日には、宅配便で契約書が戻ってきて、無事に一件落着した。

じつは母の会社は筆者も取締役になっているのだが、実質的には70歳をすぎた母と、50代後半の母のアシスタントの人との二人でやっており、どうもハイテクといったわけのわからないものには、結構だまされやすいようだ。実際、そういう事業所を狙い撃ちするように、このような悪徳商法が行われているらしい。

今回はまだリースも始まっていないし、工事さえ行われていない時期に手を打つことができたので、契約解除に持ち込めたが、そうでなければリース会社も含めての訴訟などということになっていたかもしれず、それができずに結局は泣き寝入りというケースは、かなり多いと思われる。さらに多いのは、未だにだまされたと気がついていないケースがあるかもしれないという点が、恐いところである。

電話機についての悪徳商法としては、ISDNが話題になった頃の、強引にISDN契約をさせた事例や、ナンバーディスプレイ導入時に、今後その電話は使用できなくなるといって、電話機を売りつけていた例などがある。マイライン開始時には、各電話会社が、マイラインのために新しい電話機を買う必要はないことを、インターネットをはじめいろいろなところで警告していたのは記憶に新しい。それでも実際に、マイライン契約のために新しい電話機を買わされたユーザーは少なくないような気がする。

この手の悪徳商法は、過去には消防署の方から来ましたといって、 消火器を売りつけるものなどがあったが、手口自体は古典的なもので ある. 詐欺や悪徳商法の手口というのは、昔から確立していて、その ネタに何を選択するかということにつきているようだ。とくにハイテ ク関連をネタに、それがよくわからない老人をターゲットにするなど、 ネタの複雑さに単純な手口が隠れてしまっている。

すけやす・しげお インターメディア・アクセス

海外・国内イベント/セミナー情報

INFORMATION

	海外イベント	セミナー情報
12/3-6	NEPCON WEST San Jose McEnery Convention Center, San Jose, CA, USA Reed Exibition http://www.nepconwest.com/	最新 CCD イメージセンサの特性と技術~ CCD の基礎と応用技術~ 開催日時 : 11月 28日 (木)~11月 29日(金) 開催場所 : CQ 出版セミナールーム 受講料 : 25,000円
12/9-11	Hilton San Francisco, San Francisco, CA, USA HEEE http://www.his.com/~iedm/	問い合わせ先: エレクトロニクス・セミナー事務局, ☎(03)5395-2125 Linux デバイスドライバ・デバッグテクニック — USB デバイスのドライバのデバッグ手法を中心に解説 — 開催日時 : 11月29日(金) 開催場所 : 新百合21研修室(神奈川県麻生市)
12/10-12	Infosecurity Conference and Exhibition Jacob K Javits Center, New York, NY, USA Reed Exibition http://www.infosecurityevent.com/App/	開催物別 ・利日日21切時至(神宗川県林生印) 受講料 : 45,000円 問い合わせ先: (株) デバイスドライバーズ, ☎(042) 363-8294 http://www.devdrv.co.jp/seminar/ DSPを使ったシステム開発入門 開催日時 : 11月30日(土)
1/6-10	main.cfm?moduleid=42&appname=100004 Macworld Conference & Expo The Moscone Center, San Francisco, CA, USA IDG	開催日時 : 117.30日(エ) 開催場所 : CQ出版セミナールーム 受講料 : 13,000円 問い合わせ先:エレクトロニクス・セミナー事務局, ☎(03)5395-2125 MATLABによる制御のためのシステム同定 開催日時 : 12月3日(火)~12月4日(水)
1/0 12 2002	http://www.macworldexpo.com/macworld 2003/V33/index.cvn	開催場所 : オームビル (東京都千代田区) 受講料 : 71,800 円 問い合わせ先: (株)トリケップス, ☎(03)3294-2547, FAX(03)3293-5831
1/9-12 2003	International CES Las Vegas Convention Center, Las Vegas, NV, USA Consumer Electronics Association http://www.cesweb.org/	http://www.catnet.ne.jp/triceps/sem/021203a.htm PC 実習!! SOAP・WSDL・UDDIプログラミング入門 開催日時 : 12月5日(木)~12月6日(金) 開催場所 : SRCセミナールーム(東京都高田馬場)
1/14-16	COMDEX SCANDINAVIA Swedish Exhibition and Congress Centre, Goteborg, Sweden Key3Media	受講料 : 78,000円 問い合わせ先: (株) ソフト・リサーチ・センター, 元 (03) 5272-6071 http://www.src-j.com/seminar_no/22/22_254.htm リアルタイム OS 基礎
1/27-30	http://www.key3media.com/international/ events/index.php?d=scandinavia&s=welcome COMNET Conference & Expo	開催日時 : 12月9日(月)~12月11日(水) 開催場所 : 東京 MI ビル 26F (東京都品川区) 受講料 : 30,000円
1/2/-30	Washington Convention Center, Washington D.C., WA, USA IDG http://www.comnetexpo.com/comnetexpo/ V33/index.cvn	問い合わせ先: 三菱電機セミコンダクタ・アブリケーション・エンジニアリング(株)半導体研修センター, ☎(03) 5783-7365 http://www.semicon.melco.co.jp/ MPEG-4 仕様解説と実装・伝送技術 開催日時 : 12月10日(火)~12月11日(水)
		開催場所 : オームビル (東京都千代田区) 受講料 : 62,500 円 (1 口で 1 社 3 名まで受講可) 問い合わせ先: (株)トリケップス, ☎(03) 3294-2547, FAX (03) 3293-5831
	国内イベント	http://www.catnet.ne.jp/triceps/sem/c021210n.htm
11/27-29	Security Solution Expo 2002 パシフィコ横浜 (神奈川県横浜市) 日経 BP 社	移動通信用 SAW デバイスの開発と最新技術 開催日時 : 12月 12日 (木) 開催場所 : リアライズ理工学院研修室(東京都文京区) 受講料 : 30,400 円
	http://expo.nikkeibp.co.jp/secu-ex/	問い合わせ先: リアライズ理工学院, ☎(03)3815-852, FAX(03)3815-8529 http://www.rlz.co.jp/seminar/seminardata.php?id=RGS212007
12/4-5	VON JAPAN ヒルトン東京 (東京都新宿区) キースリーメディア・イベント http://www.von-japan.jp/	C 言語による LSI 設計〜設計事例を通した理論と実際 開催日時 : 12月 13日 (金) 開催場所 : CQ 出版セミナールーム 受講料 : 13,000 円 問い合わせ先:エレクトロニクス・セミナー事務局, ☎(03) 5395-2125
12/4-6	SEMICON Japan 2002 日本コンベンションセンター(幕張メッセ, 千葉県千葉市) SEMI http://www.semi.org/japan/	組込み向けソフトウェアのテスト・設計技法 開催日時 : 12月17日(火) 開催場所 : 中央大学駿河台記念館(東京都千代田区) 受講料 : 52,500円(1口で1社3名まで受講可) 問い合わせ先: (株)トリケップス, ☎(03)3294*2547, FAX(03)3293-5831
12/4-6	STREAMING MEDIA ASIA 2002 東京国際展示場(東京ビッグサイト, 東京都江東区) IDG ジャパン http://www.idg.co.jp/expo/smj/	http://www.catnet.ne.jp/triceps/sem/c021217n.htm ネットワーク/ディレクトリサービスにおけるネットワーク管理法 開催日時 : 12月17日(火) ~ 12月19日(木) 開催場所 : 高度ポリテクセンター(千葉県, 千葉市) 受講料 : 35,000円 問い合わせ先:雇用・能力開発機構高度ポリテクセンター事業課, ☎(043)296-2582
12/10-11	MATLAB Expo 2002 東京ドームプリズムホール(東京都文京区) サイバネットシステム http://www.cybernet.co.jp/matlab/me2002/	http://www.apc.ehdo.go.jp/seminar/jyohousub_ out/syousai/02IIW21210.html SAN(ストレージ・エリア・ネットワーク) 入門技術解説 開催日時 : 12月18日(水)
12/16-20	Internet Week 2002 パシフィコ横浜(神奈川県横浜市) (社)日本ネットワークインフォメーションセンター(JPNIC) http://internetweek.ip/	開催場所 : SRC セミナールーム(東京都高田馬場) 受講料 : 48,000円 問い合わせ先: (株)ソフト・リサーチ・センター, ☎(03)5272-6071 http://www.src-j.com/seminar_no/22/22_251.htm バグを出さないための!!ソフトウェア・デバッグ工学とテスト技法
1/22-24 2003	電子コンポーネント EXPO 東京国際展示場(東京ビッグサイト,東京都江東区) リードエグジビションジャパン	開催日時 : 12月19日(木)~12月20日(金) 開催場所 : SRCセミナールーム(東京都高田馬場) 受講料 : 76,000円 問い合わせ先:(株)ソフト・リサーチ・センター, ☎(03)5272-607 http://www.src-j.com/seminar_no/22/22_253.htm
	http://web.reedexpo.co.jp/ed/	FPGA で作るマイクロプロセッサ 開催日時 : 12月19日(木)~12月20日(金) 開催場所 : CQ出版セミナールーム 受講料 : 39,000円
開催日,イベ	ント名,開催地,問い合わせ先の順	では、 39,000 円 問い合わせ先: エレクトロニクス・セミナー事務局, ☆ (03) 5395-2125

日程はすべて予定です. 問い合わせ先にご確認のうえ, お出かけください.

/ EFECURS



2002年11月号特集 「徹底解説! ARM プロセッサ」 に関して

▷ ハードからソフト事例まで網羅した ARM の特集は、非常に役立ちました、実製品で ARM を使用したことはまだありませんが、 今後のCPU選定の参考にします。 (moto) ▷ARM の文字に興味を引かれて購入しま した. ARM といえば最近 Windows CE と インテルの ARM の組み合わせの PDA ばか りで、「MIPSがんばれ! |とおもっていた ところへ、RAIDカードにDECのDigital 印の ARM が搭載されていたものを見つけ て、「RAIDカードにも使われていたんだ (現行製品にも ARM が使われているものあ る)と意外な一面を知り、ちょっと気にな っている製品でした. (A758)▷ARM プロセッサを使ってみてもよいの ではないかと、少し興味が湧いてきた。た だ,少し気がかりなのは,CPUとして決ま ったスペックのハードウェアがないという 点で、コストも含めて時期尚早という感じ もします。 (Yahoo!)

▷いままで、RISCプロセッサで組み込み

といえば SuperH しか浮かんできませんで したが、本号で ARM アーキテクチャの魅 力を発見しました。とてもためになりました。 (ビギナーズ)

▶今回,最初に工場の作業の例でプロセッサの動作を説明している文中,敷地外の製品倉庫(データメモリ)から作業棚(レジスタ)に移すには〜以下の説明は,あまりにも解説が少なすぎて,いいかげんなように思った。また,ARMプロセッサを実験で理解できないものか! ICおよびテスト基板などを調べようと思ったら,いきなりコラムで秋葉原などでは市販されていないとか。せめて,どうすれば実験(体験)できるのか,具体的に方法を書いてくれても良いのではないだろうか。まるで他人事のような書き方である。 (とくめい希望)

その他

▷何かと耳にする ARM だが、どのようなものかを知るには十分な内容だった。「やり直しのための信号数学」は、おもしろそうだが、ひさしぶりに購入したので理解不能。単行本化を望みます。 (KAZZU) ▷ 組み込み系の会社から内定をいただいて、本誌を熟読するようになりました。ジャイロと GPS を使った会社なので、ARMや MotionJPEG などが将来結びつきそうで

わくわくしました. これからも宜しくお願いします. (保坂欽大)

▷久々に掲載された「組み込みプログラミン グノウハウ入門 | でしたが、楽しく読ませて もらいました. 後半でオブジェクト指向の 話も少し触れられていることもあり、今後 ステートマシンとオブジェクト指向の現実 的なつなぎ合わせ(CASEツールを絡めて) の話題もあるものと期待しています. (は) ▷「シニアエンジニアの技術草子」にあった Webブラウズ, mail, OfficeができるPC は、LinuxやFreeBSDの上にMozillaと OpenOffice を乗せ、セキュリティパッチを Debian の apt 形式であてるようにすれば, 家電メーカーならどこでも作れそうですよ ね. どこか作らないかな......(玉出のタマ) ▷「フジワラヒロタツの現場検証」の内容 は、恵まれた才能をもつ人だからこそ、と なりの芝生が青く見えるのであって、とな りの家という選択肢が存在しない人も多い はず、いろいろな体験(=苦労?)をできる というのは、とても素晴らしいことだと思 います。 (クルルンファ)

▷本誌とは直接関係ありませんが、現役の エンジニアがノーベル賞を受賞し、同じエ ンジニアとしてたいへんうれしい限りです。 同じエンジニアを讃える番組(?)の「プロ ジェクトX」は少し鼻につきますが、今回 の受賞は手放しで喜べます。 (慈恩)



特集担当デスクから

 Δ CPUに内蔵されている/チップセットが市販されている/秋葉原で格安に売られている……そのような状況にもめげず(?), あえて FPGAで設計する意味がどこにあるのか。その答を今回の特集で理解していただけるよう、筆者といっしょにがんばったつもりですが、いかがだったでしょうか。

☆あぁ~それにしてもページが足りない! 普通はそれぞれのバスやインターフェースだけでも、特集が1本組めるのに、それらをまとめて1回で……というのは、やはり無理があったかもしれません。とはいえ、バラ売り(?)ではインパクトに欠けるのも事実、ホストCPUとメインメモリ、拡

張バス、そしてそのバス上にグラフィックス表示にキーボード&マウス、そしてHDDくらいつながらないと、バソコンとはいえないでしょう!

★本当は、PCカード/CFカードコントローラや、光ディジタル
IN/OUT対応のPCMサウンドカードなども設計しているのですが、誌面の都合で今回は解説記事を掲載できませんでした。いずれ機会があれば、掲載していきたいと考えています。

☆さて、ハードという器ができたらその次はソフトです。このハードウェア上に、ITRON や Linux を移植していただける方を大募集しています!!



読者の広場へ

アンケートの結果

10

興味のあった記事 (2002年11月号で実施)

- ①第1章 ARMアーキテクチャ詳解
- ②第2章 ARM命令セットの詳細
- ③第3章 ARM プロセッサを採用したシステム の最適化
- ④第4章 ARM プロセッサプログラミング事例 経説
- ③JPEG2000/Motion-JPEG2000の技術概要と 応用(前編)
- ⑥ハッカーの常識的見聞録(第23回)
- の組み込み向けGUIフレームワークとIDE(後編)
- のやり直しのための信号数学(第13回)
- ⑨移り気な情報工学(第29回)
- ® Appendix ARM 搭載評価ボードのいろいろ
- ⑪フジワラヒロタツの現場検証(第64回)
- ⑪シニアエンジニアの技術草子(弐拾壱之段)
- ®GUI クロスプラットホームアプリケーションの設計技法
- ⑩無線 LAN専用セキュリティシステム 「C4-SWL-BOX | の概要

- @ MEDIA Encoder スクリプトの再利用
- ® WIRELESS JAPAN 2002
- @ InterGiga No.28
- ⑲第5章 ルーレットプログラムの作成事例
- ◎開発環境探訪(第13回)

特集「徹底解説! ARMプロセッサ」についてのアンケートの結果 報告

Q1 CPUにARM系を採用したことがありま すか?

①ある (93%)

②ない (7%)

Q2 (Q1で1と答えた方にお伺いします) ARM を採用したシステムで, 具体的な CPUコアは何を使われましたか?

- ① ARM7TDMI (100%)
- ② ARM72x/74x (0%)
- ③ ARM9系 (0%)

④ ARM10系 (0%)

- ⑤ StrongARM系(0%)
- ⑥ XScale系 (0%)
- ⑦その他 (o%)

Q3 (Q1で1と答えた方にお伺いします) ARM系CPUを採用した理由は何でしょうか?

①低消費電力だから (o%)

② IP として SoC に組み込めるから (100%)

③使いなれているから(0%)

④その他 (0%)

Q4 ARM に関連した分野で、どのような記事 をご希望ですか?

SoC組み込みの注意点など、PDAに使用され WindowsCEやLinuxが動作するARM、PDA アプリケーション開発のためのツールおよび 開発手法、応用事例、活用例の詳細および方 法論など、

Interface 年間予約購読のお知らせ

Interface を確実にお手元にお届けする年間予約購読をご利用ください。

Interface: 毎月25日発売

(年4回 CD-ROM 付き特別号/年4回付録付き特別号)

年間予約購読料金: 10,800円

※予約購読料金の中には年間の定価合計金額および送料荷造り費 用が含まれます.

• 申し込み方法

お申し込みは、FAXで下記までご通知ください。お申し込みに便利な「年間予約購読申込書」をWeb上でも公開しています(http://www.cqpub.co.jp/hanbai/nenkan/nenkan.htm). こちらもご利用ください。

お支払い方法は、クレジットカード・現金書留・郵便振替・銀行振込がご利用になれます。

お申し込み受け付け後、請求書を発送いたします.

● 年間予約購読の申し込み先

CQ 出版株式会社 販売局 販売部

TEL: 03-5395-2141 FAX: 03-5395-2106



次号予告

ワイヤレスネット ワーク技術入門

IEEE802.11 系無線 LAN 技術/標準化動向/Bluetooth プロトコルスタックの 開発・検証/OFDM 無線モデムの基礎技術と設計事例/FFT 計算/60GHz 帯を使 った高速無線伝送/ミリ波自己へテロダイン伝送方式/UWB 技術/

IEEE802.11a/b/g, Bluetooth, UWB など、ワイヤレス LAN の規格が乱立状態にな っている。そこでまず、これらの規格に使われている技術を原理から解説し、わかりやす く整理する.次に、Linux対応のBluetoothプロトコルスタックについて、サンプルアプ リケーションの作成例も示しながら解説する. そして、無線 LAN などで使われるディジ タル変調方式 OFDM (直交波周波数分割多重)について、その原理から、OFDM 無線モデ ムの設計手法までを徹底解説する. また, 映像などの大容量伝送に向くといわれる 60GHz 帯の無線伝送技術について、周波数安定性の問題を解決するための「ミリ波自己ヘテロダ イン伝送方式|を中心に説明する、最後に、IEEE802.11 や Bluetooth に比べ低消費電 力, 高速伝送も可能な UWB (Ultra Wideband) について, 原理や最新状況を解説する.

★次号には、記事関連ファイルなどが満載された CD-ROM『InterGiga No.29』が付属します!

編集後記

- ■拉致問題,劇場テロ,狙撃事件,読むの につらいニュース記事が続いている.「…… Imagine there s no Countries (想像してごらん よ, 国境のない世界を)]と John Lennon が 歌っている. 人は酷いこともするけれど、素晴ら しいことも成し遂げる--不思議. いまの状況を 良くすべく, 自分のベストを尽くすだけ. (洋)
- ■京都に出張した際,駅の近くに「手塚治虫ワー ルド | があるので、入ってみた、場内のおみやげ品 売り場は手塚治虫のキャラクターグッズで溢れて いて、いろいろ目移りしたのだが、家族への土産 としてクッションを一つ買った. 帰宅後, 土産は 家族から強い非難を浴びることになった.「ヒョ ウタンツギ」のデザインだったのだ(^^;). (= IO)
- ■今月号のプロローグ.....実際には1晩で決まっ たわけではく、何度も何度も検討を重ね激論を交 わした末に決めた仕様です。ついにその全貌(掲 載できなかった部分もありますが)を公開できる 時が来ました!(しみじみ) しかしまぁ~会話 の端々から、未だに強力なモトラリアンなオーラ が感じられる筆者さんです(^^:)
- Chiptune という「一つの音源チップで完結し た音楽」を扱ったパーティーに行ってきました. コモドール 64 で使われた 6581 (SID) などの 8 ビ ット時代の音源チップで最新の音楽が作られてい るということで、聞いてみれば有名なあの曲も 6581 製ということで驚きました。古い技術を新 しく使う、というのは痛快ですね.

- ■田中耕一さんのノーベル賞はうれしいニュース だったが、このような発見でノーベル賞をもらえ たことに驚いた. 今後の遺伝子工学などに対する 影響の大きさが評価されたのだろうが、ひょっと したら自分もという人も多いのではないだろう か. ソフトウェアに関してノーベル賞が用意され ていないのが残念だ. 子供でも知っている賞の存 在は大きいと思う.
- ■自宅から富士山が見えるところに住んでいるの で、白く衣替えした富士山を見て冬が近づいてき たんだと感じます. 今年は急に夏から秋へと替わ り、気が付けば紅葉が始まっていたという感じで すよね、この調子できっと冬も来てしまうのでし ょう. また寒い季節が始まったんですね. (Y2)
- 10月も終わりでいよいよ本格的に寒くなって きました。あったか~い炬燵でみかんでも食べな がら好きなテレビを見る、幸せのひと時……その ために大変な出費をしました。110度 CS アンテ ナチューナー,新しいテレビ,月々の視聴料.あ とね、ビデオにするか DVD にするか思案中. 元 採るまで見るのはシンドイだろうな~. (**t**)
- ■携帯電話を買い換えました。携帯を持ち始め て6~7年になりますが、これで3台目. 1台を 約3年は使ってしまうため、換える度に機能の進 化にビックリします. そして毎回, 最初はものめ ずらしくて嬉しいのですが、使う機能はすぐに限 定されてしまいます. CM なみに楽しんでるユー ザーって全体のどれくらいなの?

2003年2月号は 12月25日発売です

お知らせ

本誌に関するご意見・ご希望などを、綴じ込 みのハガキでお寄せください. 読者の広場への 掲載分には粗品を進呈いたします。なお、掲載 に際しては表現の一部を変更させていただくこ とがありますので、あらかじめご了承ください. ▶投稿歓迎

本誌に投稿をご希望の方は、連絡先(自宅/ 勤務先)を明記のうえ、テーマ、内容の概要を レポート用紙1~2枚にまとめて「Interface 投 稿係 | までご送付ください メールでお送りい ただいても結構です(送り先は supportinter @cqpub.co.jpまで). 追って採否をお知らせ いたします、なお、採用分には小社規定の原稿 料をお支払いいたします。

▶本誌掲載記事についてのご注意

本誌掲載記事には著作権があり、示されてい る技術には工業所有権が確立されている場合が あります. したがって、個人で利用される場合 以外は, 所有者の許諾が必要です. また, 掲載 された回路,技術,プログラムなどを利用して 生じたトラブルについては、小社ならびに著作 権者は責任を負いかねますので、ご了承ください。

本誌掲載記事を CQ 出版(株)の承諾なしに, 書籍、雑誌、Webといった媒体の形態を問わず、 転載、複写することを禁じます。

▶コピーサービスのご案内 本誌バックナンバーの掲載記事については、 在庫(原則として24か月分)のないものに限り コピーサービスを行っています。 コピー体裁は 雑誌見開きの、複写機による白黒コピーです。 なお、コピーの発送には多少時間がかかる場合 があります.

- •コピー料金(税込み)
 - 1ページにつき100円
- •発送手数料(判型に関わらず)
- $1 \sim 10$ ページ: 100 円, $11 \sim 30$ ページ: 200 円, $31 \sim 50$ ページ: 300 円, $51 \sim 100$ ページ: 400円, 101ページ以上: 600円
- 送付金額の算出方法 総ページ数× 100円+発送手数料
- 入金方法
- 現金書留か郵便小為替による郵送
- 明記事項
- 雑誌名、年月号、記事タイトル、開始ペー ジ、総ページ数
- ・宛て先
- 〒170-8461 東京都豊島区巣鴨 1-14-2 CO 出版株式会社 コピーサービス係 (TEL: 03-5395-4211, FAX: 03-5395-1642)
- ▶お問い合わせ先のご案内
- 在庫、バックナンバー、年間購読送付先変更 に関して

販売部: 03-5395-2141

- ・広告に関して
- 広告部: 03-5395-2133
- ・雑誌本文に関して

編集部: 03-5395-2122

記事内容に関するご質問は、返信用封筒を 同封して編集部宛てに郵送してくださるようお 願いいたします. 筆者に回送してお答えいたし

Interface

©CQ 出版(株) 2003 振替 00100-7-10665 2003年1月号 第29巻 第1号(通巻 2003年1月1日発行(毎月1日発行) 第1号(通巻第307号) 定価は裏表紙に表示してあります

発行人/蒲生良治 編集人/相原 洋 編集/大野典宏 村上真紀 山口光樹 小林由美子 デザイン・ DTP / クニメディア株式会社 表紙デザイン/株式会社プランニング・ロケッツ 本文イラスト/森 祐子 唐沢睦子 広告/澤辺 彰 中元正夫 渡部真美

発行所/CQ出版株式会社 〒170-8461 東京都豊島区巣鴨1-14-2

電話/編集部(03)5395-2122 URL http://www.cqpub.co.jp/interface/ 広告部 (03) 5395 - 2133 インターフェース編集部へのメール

販売部 (03) 5395 - 2141 supportinter@cqpub.co.jp

CQ Publishing Co.,Ltd. / 1 - 14 - 2 Sugamo, Toshima-ku, Tokyo 170-8461, Japan 印刷/クニメディア株式会社 美和印刷株式会社 製本/星野製本株式会社



日本 ABC 協会加盟誌 (新聞雑誌部数公査機構)

ISSN0387-9569

Printed in Japan